## СХЕМОТЕХНИЧЕСКИЕ ОСОБЕННОСТИ МУЛЬТИДИФФЕРЕНЦИАЛЬНОГО ОПЕРАЦИОННОГО УСИЛИТЕЛЯ

*А.В. Кунц<sup>1</sup>, В.А. Чеховский<sup>2</sup>* 

<sup>1</sup>Белорусский государственный университет информатики и радиоэлектроники г. Минск, Республика Беларусь

<sup>2</sup>"Институт ядерных проблем" Белорусского государственного университета

## О.В. Дворников – д.т.н., доцент

Аннотация – Рассмотрен мультидифференциальный операционный усилитель (МОУ), предназначенный для работы при температуре до минус 197 °C и разработанный на биполярных (bipolar transistors, BiT) и полевых транзистора, управляемых p-nпереходом (junction field-effect transistors, JFET) базового матричного кристалла (БМК) MH2XA030.

При разработке электрической схемы МОУ решались две проблемы: учет изменения статических параметров BiT и JFET при низкой температуре и необходимость одновременного обеспечения работоспособности МОУ в нормальных условиях (25 °C) для отбраковки микросхем и при рабочих температурах (ориентировочно, менее минус 100 °C).

Так, при схемотехническом синтезе на транзисторах БМК MH2XA030 учитывались следующие факторы:

- напряжение отсечки (V<sub>TH</sub>) p-JFET значительно уменьшается при температуре (T) около минус 197 °C. Если в нормальных условиях минимально допустимое напряжение отсечки соответствует значению V<sub>TH</sub>=1,35 B, то при T= -197 °C оно уменьшается до V<sub>TH</sub>=0,9 B;

- абсолютное значение напряжения на прямосмещенном эмиттерном переходе ( $|\mathsf{V}_{\mathsf{BE}}|)$  при

T=-197 °C возрастает и может превысить величину V<sub>TH</sub>, а коэффициент усиления базового тока β существенно падает. Например, при эмиттерном токе (I<sub>E</sub>), равном 50 мкА, для n-p-nтранзистора  $|V_{BE}|$  возрастает от 0,688 В в нормальных условиях до 1,057 В при T= -197 °C, а β падает от 110 до 2,39. Для p-n-p-транзистора  $|V_{BE}|$  возрастает от 0,704 В в нормальных условиях до 1,066 В при T= -197 °C, а β падает от 54 до 2,83.

Следовательно для обеспечения работоспособности МОУ не следует применять включение эмиттерных переходов между истоком и затвором p-JFET, а частично компенсировать резкое падение  $\beta$  возможно за счет применения схем составных транзисторов.

Схемотехнический синтез и моделирование выполнялись в САПР LTSpice с применением моделей, настроенных по результатам криогенных измерений транзисторов БМК MH2XA030 [1].

Электрическая схема разработанного МОУ, названного ОАтр3, показана на рисунке 1. ОАтр3 представляет собой модернизацию низкотемпературного ОУ [2] и включает три усилительных каскада. Два классических входных дифференциальных каскада (ДК) на полевых транзисторах J8, J9 и J12, J13 включены параллельно, их выходные токи (токи стока J8, J9 и J12, J13) суммируются на эмиттерных резисторах R14, R15 транзисторов с общей базой Q1, Q2. Таким образом, входной ДК и транзисторы Q1, Q2 с активной нагрузкой на р-JFET J3, J5 образуют первый усилительный каскад, выполненный по схеме «перегнутого» каскода.

Вторым усилительным каскадом является ДК на p-JFET J10, J11 с нагрузкой в виде «токового зеркала» Q3, Q4, а третий усилительный каскад включает транзистор Q5 с общим эмиттером и активной нагрузкой на p-JFET J6. Истоковый повторитель J14, прямосмещенные диоды Q6, Q7, источник тока J7, эмиттерные повторители на составных транзисторах Q8, Q9, Q11 и Q10, Q12, Q13 образуют двухтактный выходной каскад.

Рабочие режимы транзисторов в нормальных условиях выбраны из условия минимизации тока потребления (I<sub>R3</sub>=I<sub>R5</sub>=I<sub>R5</sub>=I<sub>R6</sub>=13,6 мкА, I<sub>R4</sub>=27,4 мкА, I<sub>R7</sub>=152 мкА), а источники тока J1, R1 и J2, R2 (I<sub>R1</sub>=I<sub>R2</sub>=137 мкА) - для максимального увеличения диапазона линейной работы входных ДК.

Наибольшие проблемы при создании низкотемпературного МОУ вызвала разработка выходного каскада, который должен иметь минимальный ток потребления и обеспечивать требуемое усиление МОУ при работе на внешнюю нагрузку, равную 2 кОм.

Уменьшить ток потребления выходного каскада возможно за счет работы составных транзисторов в режиме В. Однако при этом коллекторный ток составных транзисторов и их основные параметры зависят от сопротивления внешний нагрузки. Кроме того, появляются искажения выходного сигнала при напряжении близком к нулевому уровню. Решение указанной проблемы осуществляется за счет введения дополнительных выводов SW1, SW2 и работы транзисторов Q9, Q10 в режиме AB.



Рисунок 1 – Электрическая схема низкотемпературного МОУ ОАтр3

В нормальных условиях выводы SW1, SW2 и Out соединяются. При этом выходной каскад представляет собой двухтактный эмиттерный повторитель на транзисторах Q9, Q10 и обеспечивает работу на внешнюю нагрузку с сопротивлением более 500 Ом. Мошные транзисторы Q11, Q12 отключены и не увеличивают ток потребления.

При низких температурах выводы SW1. SW2 не соединяются с Out. В этом случае даже при малой величине β суммарное усиление тока составным транзистором (≈β<sub>3</sub>β<sub>8</sub>β<sub>11</sub>) должно быть достаточным для работы на внешнюю 2 кОм нагрузку.

На рисунке 2 показаны результаты моделирования МОУ, включенного в виде инструментального усилителя (ИУ). При R1=1 кОм, R2=4 кОм усиление ИУ, выполненного на МОУ, составляет 5, а подача V<sub>RFF</sub>=100 мВ вызывает смещение выходного сигнала на 500 мВ.



а Рисунок 2 – Схема включения и результаты моделирования МОУ в виде ИУ при R1=1 кОм, R2=4 кОм: а – Схема включения: b – Входное (1) и выходное (2) напряжение при V<sub>REF</sub>=0: c – Входное (1) и выходное (2) напряжение при V<sub>REF</sub>=100 мВ

h

С

## Список использованных источников:

Дворников О.В., Чеховский В.А., Прокопенко Н.Н., Галкин Я.Д., Кунц А.В. Учет одновременного воздействия низких температур и проникающей радиации на характеристики биполярных и JFET транзисторов при схемотехническом моделировании. Проблемы разработки перспективных микро- и наноэлектронных систем - 2020. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2020. С. 46-55. DOI: 10.31114/2078-7707-2020-1-46-55.

Гулин А.И., Дворников О.В., Прокопенко Н.Н., Бугакова А.В. Проектирование радиационно-стойких BiJFET операционных усилителей для работы в аналоговых интерфейсах датчиков при низких температурах. Датчики и Системы.-2017.-N12.- С.3-10.