



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(61) Дополнительное к авт. свид-ву —

(22) Заявлено 03.04.78 (21) 2598893/18-24

с присоединением заявки № —

(23) Приоритет —

Опубликовано 25.06.80, Бюллетень № 23

Дата опубликования описания 25.06.80

(11) 74293

(51) М. Кл.²

G 06 F 7/3

(53) УДК 681.327
.66(088)

(72) Авторы
изобретения

В.А. Вишняков и В.В. Таборовец

(71) Заявитель

Минский радиотехнический институт

(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

Изобретение относится к области вычислительной техники и может быть использовано при построении специализированных вычислительных устройств для работы с полиномами нескольких независимых переменных.

Известны устройства для умножения, содержащие блок управления, два регистра, сумматор, входы которых подключены к выходу устройства управления [1] и [2].

Одно из известных устройств для умножения содержит блок управления, соединенный с блоками памяти и арифметическим блоком [1].

Недостатком этого устройства является ограниченная область применения.

Наиболее близким техническим решением к данному изобретению является устройство для умножения, которое содержит блок управления, первый, второй и третий выходы которого соединены соответственно с первыми входами арифметического блока, первого и второго блоков памяти, первый и второй входы блока управления соединены соответственно с управляющим входом устройства и выходом блока сравнения, второй и третий входы

арифметического блока соединены с выходами первого и второго блоков памяти [2].

Недостатком этого устройства является невозможность умножения в нем двух функций нескольких независимых переменных, что существенно снижает область применения устройства.

Цель изобретения — расширение области применения устройства путем обеспечения возможности умножения двух функций нескольких независимых переменных.

Поставленная цель достигается тем, что устройство содержит блок регистров, третий блок памяти счетчиков, четвертый, пятый и шестой выходы блока управления подключены соответственно к первым входам блока регистров, третьего блока памяти и блок счетчиков, первый, второй, третий и четвертый выходы которого подключены соответственно к третьим входам блока управления, первого, второго, третьего блоков памяти, первый и второй выходы блока регистров подключены соответственно ко вторым входам блока сравнения и третьего блока памяти, первый и второй выходы которого подключены к первому входу блока

сравнения и четвертому входу арифметического блока, первый и второй выходы которого соединены с четвертым входом третьего блока памяти и вторым входом блока регистров.

На чертеже изображена структурная схема предложенного устройства.

Устройство содержит блок 1 управления (БУ), арифметический блок 2 (АБ), первый и второй блоки 3 и 4 памяти (БП), блок 5 сравнения (БС), блок 6 регистров (БР), блок 7 счетчиков (БСч), третий блок 8 памяти (БП).

БУ 1 соединен с АБ 2, с БП 3 и БП 4, с БР 6, с БС 5, с БСч 7, с БП 8. Выходы БП 3 и БП 4 соединены с АБ 2, выходы которого подключены к БР 6, к БП 8, выходы БР 6 соединены с БС 5, выходы БСч 7 подключены к БП 3, БП 4, БП 8 и БУ 1. БП 8 соединен с БП 3 и БС 5.

БУ 1 предназначен для выработки сигналов управления и тактирующих импульсов, в качестве его может использоваться микропрограммный автомат с плавающим тактом.

БП 3 и БП 4 предназначены для хранения коэффициентов и показателей степеней первой и второй функций нескольких переменных. В качестве их можно использовать блоки памяти с последовательным доступом. Арифметический блок предназначен для умножения и сложения коэффициентов и сложения степеней. В качестве его можно использовать любое устройство, выполняющее умножение и сложение чисел, представленных в параллельном коде. БС 5 предназначен для сравнения показателей степеней. В качестве его можно использовать комбинационную схему сравнения. БР 6 предназначен для промежуточного хранения коэффициентов и показателей степеней полинома произведения, состоит из регистров. БСч 7 предназначен для хранения и изменения переменных, в качестве его можно использовать набор реверсивных двоичных счетчиков. БП 8 предназначен для получения коэффициентов и показателей степеней полинома произведения в порядке убывания степеней. В качестве него можно использовать любой блок памяти последовательного доступа.

Устройство работает следующим образом. Пусть необходимо умножить многочлены

$$F_1(x_1, x_2, \dots, x_n) = A_1 x_1^{e_1} x_2^{e_2} \dots x_n^{e_n} + A_2 x_1^{e_1} x_2^{e_2} \dots x_n^{e_{n-1}} + \dots + A_e$$

и

$$F_2(x_1, x_2, \dots, x_n) = B_1 x_1^{k_1} x_2^{k_2} \dots x_n^{k_n} + B_2 x_1^{k_1} x_2^{k_2} \dots x_n^{k_{n-1}} + \dots + B_k$$

где A_1, \dots, A_e — коэффициенты первого многочлена;

B_1, \dots, B_k — коэффициенты второго многочлена;

x_1, x_2, \dots, x_n — независимые переменные;

e_i, k_i — показатели степеней переменных, соответственно первой и второй функций;

n — число переменных.

Необходимым условием выполнения алгоритма является расположение переменных в каждом сомножителе в одном и том же порядке, а также размещение коэффициентов сомножителей в порядке убывания степеней каждой из переменных.

1. Переменные в каждом сомножителе располагаются в одном и том же порядке, как в полиноме $f_1(x_1, x_2, \dots, x_n)$, так и в полиноме $f_2(x_1, x_2, \dots, x_n)$.

2. Каждый из полиномов представляется в виде таблицы.

Т а б л и ц а 1

Степени переменных	e_1, e_2, \dots, e_n	e_1, e_2, \dots, e_{n-1}	00...0
Коэффициенты	A_1	A_2	A_e

Т а б л и ц а 2

Степени переменных	k_1, k_2, \dots, k_n	k_1, k_2, \dots, k_{n-1}	00...0
Коэффициенты	B_1	B_2	B_k

3. Выбирается первое слагаемое первого полинома.

4. Коэффициент данного слагаемого умножается поочередно на все коэффициенты слагаемых второго полинома, при этом степени слагаемых первого и второго полиномов складываются.

5. Массив степеней переменных полученного слагаемого результата сравнивается с ранее полученными результатами слагаемых степеней, если при этом встречаются равные степени, то происходит приведение подобных, т.е. сложение коэффициентов, если полученные степени меньше или больше ранее вычисленных, то в таблице результата они записываются правее или левее на соответствующие места, при этом ранее вычисленные показатели степеней от вставленных сдвигаются на одно положение влево.

6. Выбирается следующее слагаемое первого полинома и осуществляется переход к шагу 4.

Работа алгоритма заканчивается тогда, когда будут исчерпаны все слагаемые первого полинома.

Данный алгоритм в устройстве реализуется следующим образом.

Перед началом работы в БП 3 и 4 заносится число коэффициентов первого и второго полиномов ℓ_1, ℓ_2 , коэффициенты $C_j^1, j = 1, \ell_1, C_j^2, j = 1, \ell_2$ и показатели степеней $k_{i,j}^1$ и $k_{i,j}^2, i = 1, n$ первого и второго полиномов соответственно. По сигналу БУ 1 в БСч 7 счетчикам C и j_1 присваивается нулевое значение, затем в счетчик j_1 добавляется единица, счетчик j_2 обнуляется и в него тоже добавляется единица. Из БП 3 и 4 выбираются коэффициенты $C_{j_1}^1$ и $C_{j_2}^2$ в АБ 2, где происходит их умножение и запись в БР 6. Затем происходит из БП 3 и 4 выборка степеней $k_{i,j_1}^1, k_{i,j_2}^2, i = 1, n$, занесение в АБ 2, сложение и запись в БР 6. Счетчику j в БСч 7 присваивается значение "1". Затем анализируется счетчик j , если он равен единице, то в счетчик ℓ добавляется единица, из БР 6 коэффициент C_j и степени $k_{i,j}$ (первый коэффициент и показатели степеней при нем) записываются в БП 6. Анализируется счетчик j_2 (число членов второго сомножителя), если $j_2 < \ell_2$, то к счетчику j_2 добавляется единица, из БП 4 выбирается $C_{j_2}^2$, снова происходит умножение $C_{j_1}^1 \cdot C_{j_2}^2$ коэффициентов и сложение показателей степеней и запись их в БР 6. Затем из блоков 6 и 8 показатели степеней передаются в БС 5, где происходит их сравнение, если они равны, то коэффициент из БП 8 заносится в АБ 2, где происходит сложение с коэффициентами C_j и передача в БП 8. Если после сравнения в БС 5 показатели степени полученные не равны показателям степеней ранее вычисленным, то из БР 6 коэффициент и показатели степеней при нем записываются в БП 8 в такое место, чтобы слагаемые полинома результата располагались в порядке убывания степеней переменных.

После того, как счетчик j_2 сравнивается с ℓ_2 , к счетчику j_1 в БСч 7 прибавляется единица и весь процесс вычислений повторяется, при этом умножается коэффициент $C_{j_1}^1$ на все коэффициенты второго полинома. Как только значение счетчика j_1 в БСч 7 сравнивается со значением ℓ_1 , процесс вычисления заканчивается.

При этом коэффициенты результата $C_j, j = 1, \ell$ и показатели степеней при них $k_{i,j}, i = 1, n$ записаны в БП 8 в порядке убывания степеней переменных.

- 5 Технико-экономическое преимущество заявляемого устройства по сравнению с известным заключается в возможности не только умножения полиномов одной переменной, но и умножением двух полиномов нескольких независимых переменных.


Формула изобретения

- 15 Устройство для умножения, содержащее блок управления, первый, второй и третий выходы которого соединены соответственно с первыми входами арифметического блока, первого и второго блоков памяти, первый и
- 20 второй входы блока управления соединены с управляющим входом устройства и выходом блока сравнения, второй и третий входы арифметического блока соединены с выходами первого и второго блоков памяти, отличаю-
- 25 щееся тем, что, с целью расширения области применения устройства путем обеспечения возможности умножения двух функций нескольких независимых переменных, оно содержит блок регистров, третий блок памяти и блок счетчиков, четвертый, пятый и шестой выходы блока управления
- 30 подключены соответственно к первым входам блока регистров, третьего блока памяти и блока счетчиков, первый, второй, третий и четвертый выходы которого подключены соответственно к третьим входам блока управления, первого, второго и третьего блоков
- 35 памяти, первый и второй выходы блока регистров подключены соответственно ко вторым входам блока сравнения и третьего блока памяти, первый и второй выходы которого подключены к первому входу блока сравнения и четвертому входу арифметического
- 40 блока, первый и второй выходы которого соединены с четвертым входом третьего блока памяти и вторым входом блока регистров.

Источники информации,

принятые во внимание при экспертизе

- 55 1. Авторское свидетельство СССР № 434411, кл. G 06 F 7/38, 1970.
2. Авторское свидетельство СССР № 450168, кл. G 06 F 7/39, 1972 (прототип).



Редактор П. Макаревич Составитель Ю. Розенталь Техред Н. Бабурка Корректор Е. Папп

Заказ 3619/15

Тираж 751

Подписное

ЦНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4