

Союз Советских  
Социалистических  
Республик




Государственный комитет  
Совета Министров СССР  
по делам изобретений  
и открытий

# О П И С А Н И Е ИЗОБРЕТЕНИЯ

## К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 517999



(61) Дополнительное к авт. свид-ву —

(22) Заявлено 10.12.73 (21) 1978058/21

с присоединением заявки № --

(23) Приоритет —

Опубликовано 15.06.76. Бюллетень № 22

Дата опубликования описания 19.07.76

(51) М. Кл.<sup>2</sup> Н 03К 13/17

(53) УДК 681.325(088.8)

(72) Авторы  
изобретения

А. Т. Пешков и А. Н. Морозевич

(71) Заявитель

Минский радиотехнический институт

### (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД ПОРАЗРЯДНОГО КОДИРОВАНИЯ

1

Изобретение относится к области вычислительной техники.

Известен преобразователь напряжения в код поразрядного кодирования, содержащий последовательно соединенные распределитель импульсов, блок вентилей, регистр, преобразователь кода в напряжение и схему сравнения, выходы которой подключены к первым входам вентилей, выход первого из которых соединен с первым входом схемы ИЛИ, а также сборку, выходы которой соединены с выходами распределителя импульсов, а выход — с входом первой линии задержки и нулевым входом первого триггера, второй триггер и вторую линию задержки.

Недостатком известного преобразователя является пузкое быстродействие.

Для повышения быстродействия в предлагаемый преобразователь включены дешифратор, дополнительный триггер и дополнительная схема ИЛИ, причем выходы схемы сравнения соединены с единичными входами первого и второго триггеров, своими выходами подключенными к дешифратору, первый выход которого соединен с единичным входом дополнительного триггера, второй выход — с первым входом блока вентилей, второй вход которого подключен к выходу первого вентиля, и с первым входом дополнительной схемы ИЛИ, второй вход которой подключен к третьему выходу

2

ду дешифратора, а выход — к первому входу распределителя импульсов, второй вход которого соединен с выходом схемы ИЛИ, второй вход схемы ИЛИ соединен с выходом второго вентиля, вторые входы вентилей подключены к выходу дополнительного триггера, третий входы — к выходу сборки, соединенному также с нулевым входом второго триггера и второй линией задержки, выход которой подключен к нулевому входу дополнительного триггера, а выход первой линии задержки соединен с входом дешифратора.

На фиг. 1 приведена функциональная схема описываемого преобразователя; на фиг. 2 — функциональная схема блока вентилей; на фиг. 3 — характеристика переходного процесса установления эталонного напряжения.

Преобразователь напряжения в код содержит схему 1 сравнения, первый и второй триггеры 2 и 3, первую и вторую линии 4 и 5 задержки, дешифратор 6, дополнительный триггер 7, схему 8 ИЛИ, первый и второй вентили 9 и 10, дополнительную схему 11 ИЛИ, преобразователь кода в напряжение (ПКН) 12, регистр 13, блок 14 вентилей, сборку 15 и распределитель 16 импульсов.

При наличии переходного процесса установления эталонного напряжения  $U_k$  вида, приведенного на фиг. 3, в некоторых случаях можно определить знак разности входного и эта-

лонного напряжений ( $U_x - U_{hi}$ ), не дожидаясь момента  $t_{hi}$  конца такта уравновешивания  $i$ -ого разряда, когда выполняется условие:

$$(U_{k(t_{hi})} - U_{k(t=\infty)}) < \Delta_{\text{доп}}, \quad 5$$

где  $\Delta_{\text{доп}}$  — допустимая ошибка преобразования.

Так, если  $U_x \gg U_{hi}$ , то знак разности ( $U_x - U_{hi}$ ) положителен; если  $U_x \ll U_{hi}$ , знак разности отрицателен. Если же величина этой разности не превышает максимальных значений амплитуд разнополярных выбросов  $U_{hi}$ , величина которых зависит от величины  $U_{hi}$ , то величина разности становится и положительной, и отрицательной в течение такта кодирования.

Таким образом, если производить сравнение величин  $U_x$  и  $U_{hi}$  и фиксировать знаки их разности до момента времени  $t_{bi}$  (момент времени, соответствующий максимальному выбросу в сторону, противоположную изменению  $U_{hi}$ ), то можно в момент времени  $t_{bi}$  прекратить анализ знака разности ( $U_x - U_{hi}$ ), если знак не изменился, т. е. сократить длительность такта кодирования, или провести анализ до конца такта ( $t_{hi}$ ) и перейти к анализу  $(i+j)$ -ого разряда, вес которого не меньше значения максимального выброса в сторону, противоположную изменению  $U_{hi}$  (величина выбросов может быть определена либо аналитически, либо опытным путем), т. е. сократить число тактов кодирования.

Бабота преобразователя осуществляется следующим образом.

Сигнал с выхода распределителя 16 устанавливает в единицу соответствующий ( $i$ -ый) разряд регистра 13, с выхода ПКН 12 эталонное напряжение  $U_{hi}$  поступает на вход схемы 1 сравнения. Сигнал с выхода распределителя через сборку 15 устанавливает триггеры 2 и 3 в нулевое состояние и опрашивает вентили 9 и 10. На выходах схемы сравнения в зависимости от соотношения величин  $U_x$  и  $U_{hi}$  появляются сигналы, которые устанавливают в единичное состояние либо триггер 2, либо триггер 3. Спустя время  $(t_{bi} - t_{hi})$  сигнал с выхода линии 4 задержки опрашивает дешифратор 6, выходные сигналы которого определяются знаком разности ( $U_x - U_{hi}$ ) за время  $(t_{bi} - t_{hi})$ . Сигнал на первом выходе дешифратора появляется тогда, когда оба триггера 2 и 3 находятся в единичном состоянии. Сигнал с первого выхода дешифратора устанавливает триггер 7 в единичное состояние. При этом появляется сигнал на выходе одного из вентилей 9 или 10 в зависимости от состояния схемы сравнения, который через схему 11 ИЛИ осуществляет переход к  $(i+j)$ -ому такту кодирования. Если при этом в  $i$ -ом разряде устанавливается нуль, то все промежуточные разряды

регистра с  $i$ -ого по  $(i+j)$ -ый через блок 14 устанавливаются в нуль сигналом с вентиля 9 ( $U_x < U_{hi}$ ). В противном случае все промежуточные разряды регистра остаются в нулевом положении.


Если в единичное состояние переключается лишь один из триггеров 2 или 3, то сигнал появляется соответственно либо на втором, либо на третьем выходе дешифратора. Эти сигналы через схему 8 ИЛИ осуществляют прерывание  $i$ -ого такта распределителя и переход к  $(i+1)$ -ому такту. При этом сигналом со второго выхода дешифратора ( $U_x < U_{hi}$ ) через блок 14 осуществляется установка нуль  $i$ -ого разряда регистра.

Вход 16 блока вентилей (фиг. 2) подключен к выходу вентиля 9, вход 17 — ко второму выходу дешифратора. Цепи установки разрядов регистра в единичное состояние сигналами с выходов распределителя условно не показаны.


#### Формула изобретения

Преобразователь напряжения в код поразрядного кодирования, содержащий последовательно соединенные распределитель импульсов, блок вентилей, регистр, преобразователь кода в напряжение и схему сравнения, выходы которой подключены к первым входам вентилей, выход первого из которых соединен с первым входом схемы ИЛИ, а также сборку, выходы которой соединены с выходами распределителя импульсов, а выход — с выходом первой линии задержки и нулевым входом первого триггера, второй триггер и вторую линию задержки, отличающейся тем, что, с целью повышения быстродействия, в него включены дешифратор, дополнительный триггер и дополнительная схема ИЛИ, причем выходы схемы сравнения соединены с единичными входами первого и второго триггеров, своими выходами подключены к дешифратору, первый выход которого соединен с единичным входом дополнительного триггера, второй выход — с первым входом блока вентилей, второй вход которого подключен к выходу первого вентиля, и с первым входом дополнительной схемы ИЛИ, второй вход которой подключен к третьему выходу дешифратора, а выход — к первому выходу распределителя импульсов, второй вход которого соединен с выходом схемы ИЛИ, второй вход схемы ИЛИ соединен с выходом второго вентиля, вторые входы вентилей подключены к выходу дополнительного триггера, третьи входы — к выходу сборки, соединенному также с нулевым входом второго триггера и второй линией задержки, выход которой подключен к нулевому входу дополнительного триггера, а выход первой линии задержки соединен с входом дешифратора.


517999



Фиг.1



Фиг.2



Фиг.3