



Государственный комитет
СССР
по делам изобретений
и открытий

О П И САНИЕ ИЗОБРЕТЕНИЯ

(11) 771652

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(61) Дополнительное к авт. свид-ву -

(22) Заявлено 02.06.78 (21) 2628091/18-24

(51) М. Кл.³

с присоединением заявки № -

(23) Приоритет -

Опубликовано 15.10.80. Бюллетень № 38

Дата опубликования описания 15.10.80

G 06 F 1/02
G 07 C 15/00

(53) УДК 681.325
(088.8)

(72) Авторы
изобретения

В.Н. Ярмолик, А.Е. Леусенко и А.Н. Маклашов

(71) Заявитель

Минский радиотехнический институт

(54) ГЕНЕРАТОР ШИРОКОПОЛОСНЫХ СЛУЧАЙНЫХ
ПРОЦЕССОВ

1
Изобретение относится к области вычислительной техники и может быть использовано в качестве специализированного блока универсальной электронной вычислительной машины, а также задающей аппаратуры для воспроизведения случайных вибраций при исследовании надежности с помощью вибростендов.

Известные генераторы случайных процессов строятся в основном на аналоговых элементах. Так генераторы случайных процессов строятся по известной схеме. Суть метода, используемого во всех конкретных реализациях, заключается в следующем. Исходный случайный процесс с равномерным спектром подается на вход "гребенки" полосовых фильтров, которые предусматривают регулировку уровня выходного сигнала. Задавая определенные уровни выходного сигнала на выходе каждого фильтра с последующим суммированием их на суммирующем устройстве, формируется случайный процесс с тем или иным видом спектра. Известные устройства построены на аналоговых элементах и вследствие этого имеют ряд недостатков: нестабильность элемен-

тов (L, C - элементы), которая в конечном счете оказывается на стабильности основных характеристик генераторов случайных процессов [1]; общим и наиболее существенным недостатком является невозможность построения подобных устройств для генерирования инфразвуковых, широкополосных случайных процессов.

2
10 Недостатки, присущие генераторам случайных процессов, использующим аналоговые элементы, устраняются в цифровом устройстве. Однако это 15 устройство отличается большими аппаратурными затратами, так как цифровой фильтр, который является основным блоком такого устройства, есть специализированное арифметическое устройство, количество которых достигает большого числа (50-100). Так же необходимо отметить, что при получении заданного вида спектра затруднена перестройка формы воспроизводимого спектра [2].

Наиболее близким по технической сущности является цифровой генератор широкополосных случайных процессов на базе нерекурсивного (трансверсального) цифрового фильтра, содержащий 30

регистр сдвига, устройства умножения, сумматор, блок управления [3].

В этом устройстве входным сигналом является двоичный белый шум, который поступает на первый разряд регистра сдвига цифрового нерекурсивного фильтра. По приходу импульсов сдвига информация, хранящаяся в разрядах регистра сдвига, сдвигается на один разряд, при этом содержимое последнего разряда пропадает, а в первый разряд поступает очередное значение двоичной случайной цифры "0" или "1", причем $P(0) = 0,5$ и $P(1) = 0,5$. Количество разрядов регистра сдвига определяется классом спектральных характеристик, воспроизводимых цифровым генератором случайных процессов. Так, например, для воспроизведения полосовых случайных процессов реальное значение разрядности равняется 10-50. В случае воспроизведения широкополосных случайных процессов количество разрядов регистра сдвига и соответственно устройств умножения в большинстве случаев определяется шириной частотного диапазона и крутизной резонансных всплесков задаваемой частотной характеристики.

Существенным недостатком цифрового генератора широкополосных случайных процессов является большие аппаратурные затраты, так как разрядность регистра сдвига в большинстве случаев равняется 100-1000. При заданном числе разрядов точность ограничена.

Целью изобретения является повышение точности воспроизведения спектральной мощности при заданном числе разрядов.

Для достижения поставленной цели в генератор широкополосных случайных процессов, содержащий регистр сдвига, разрядные входы которого соединены соответственно с первым и вторым выходами блока управления, третий и четвертый выходы которого соединены соответственно с первыми входами умножителя и сумматора, первый выход которого является выходом генератора, а второй вход сумматора соединен с выходом умножителя, второй вход которого соединен с выходом последнего разряда регистра сдвига, введены первый и второй сумматоры по модулю два, счетчик адреса, блок оперативной памяти, дешифратор и регистр памяти, первый вход и выход которого соединены соответственно со вторым выходом и третьим входом сумматора, а второй вход регистра памяти соединен с выходом "Запись" блока управления, первый выход "Опрос" которого соединен со входом счетчика адреса, выход которого соединен с первым входом дешифратора, второй вход которого соединен со вторым выходом "Опрос" блока управления,

третий выход "Опрос" которого соединен с первым входом блока оперативной памяти, второй вход которого соединен с выходом дешифратора, а выход блока оперативной памяти соединен с третьим входом умножителя, выходы и входы первого и последнего разрядов регистра сдвига соединены соответственно с первыми входами и выходами первого и второго сумматоров по модулю два, вторые входы которых соединены соответственно с j -ым и $(j + 1)$ -ым выходами регистра сдвига ($j = 1 - m$).

На фиг. 1 показана блок-схема генератора; на фиг. 2 - временная диаграмма работы генератора.

Генератор широкополосных случайных процессов содержит регистр сдвига 1, первый сумматор по модулю два 2, второй сумматор по модулю два 3, умножитель 4, сумматор 5, регистр памяти 6, блок оперативной памяти 7, дешифратор 8, счетчик адреса 9, блок управления 10.

Выход последнего разряда регистра сдвига 1 подключен к входу умножителя 4, выход которого подключен ко входу сумматора 5, кроме того первый выход блока управления 10 подключен ко входам разрядов регистра сдвига 1, второй выход подключен ко второму входу умножителя 4 и третий выход ко второму входу сумматора 5, причем счетчик адреса 9, дешифратор 8, блок оперативной памяти 7 и умножитель 4 соединены последовательно, и ко вторым входам счетчика адреса 9, дешифратора 8, блока оперативной памяти 7 подключены выходы блока управления, а ко входам регистра памяти 6 подключены выходы сумматора 5 и блока управления 10, выход подключен к сумматору 5, кроме того ко входу первого сумматора по модулю два 2 подключен выход j -го разряда сдвига 1, ко входу второго $3 - j$ выход $j + 1$ разряда, причем ко вторым входам сумматоров по модулю два 2, 3 подключены выходы последнего и первого разрядов регистра сдвига 1, выходы сумматоров по модулю два 2, 3 подключены ко входам первого и последнего разряда регистра сдвига соответственно, кроме того на вторые управляющие входы разрядов регистра сдвига 1 подключен выход блока управления 10.

Выход последнего разряда регистра сдвига 1 подключен к входу умножителя 4, выход которого подключен ко входу сумматора 5, кроме того первый выход блока управления 10 подключен ко входам разрядов регистра сдвига 1, второй выход подключен ко второму входу умножителя 4 и третий выход ко второму входу сумматора 5, причем счетчик адреса 9, дешифратор 8, блок оперативной памяти 7 и умножитель 4 соединены последовательно, и ко вторым входам счетчика адреса 9, дешифратора 8, блока оперативной памяти 7 подключены выходы блока управления, а ко входам регистра памяти 6 подключены выходы сумматора 5 и блока управления 10, выход подключен к сумматору 5, кроме того ко входу первого сумматора по модулю два 2 подключен выход j -го разряда сдвига 1, ко входу второго $3 - j$ выход $j + 1$ разряда, причем ко вторым входам сумматоров по модулю два 2, 3 подключены выходы последнего и первого разрядов регистра сдвига 1, выходы сумматоров по модулю два 2, 3 подключены ко входам первого и последнего разряда регистра сдвига соответственно, кроме того на вторые управляющие входы разрядов регистра сдвига 1 подключен выход блока управления 10.

Регистр сдвига 1 предназначен для сдвига хранимой на нем информации на один разряд в сторону младших разрядов и на один разряд в сторону старших разрядов. На первый сумматор по модулю два 2 подключен выход j -го разряда регистра сдвига. Значение j выбирается согласно "5" таким образом, чтобы на регистре сдвига 1 генерировалась М-последовательность, спектральная плотность

30

35

40

45

50

55

60

65

мощности которой равномерна во всем диапазоне частот. Сумматор по модулю два 2 подключен ко входу первого разряда регистра сдвига при сдвиге в нем информации в сторону старших разрядов. В тоже время сумматор по модулю два 3 подает информацию на вход m -го разряда реверсивного регистра сдвига при сдвиге информации в сторону младших разрядов, при этом сумматор 2 не работает. При работе регистра сдвига с сумматором по модулю два 2 на первый разряд записывается следующее значение M -последовательности, согласно выражению

$$x_{j[kT]} = x_j[(k-1)T] \oplus x_{m[(k-1)T]}, \quad (1)$$

В этом случае происходит генерирование значений M -последовательности в прямом порядке. В случае, когда регистр сдвига работает с сумматором по модулю два 3, на j -ый разряд записывается предыдущее значение M -последовательности, что легко показать, преобразуя выражение (1)

$$x_{j[kT]} \oplus x_{j[(k-1)T]} = x_j[(k-1)T] \oplus x_{j[(k-1)T]} \oplus x_{m[(k-1)T]} = x_{m[(k-1)T]},$$

учитывая, что

$$x_{j[(k-1)T]} = x_{j+1[kT]}$$

окончательно получим

$$x_{j[kT]} \oplus x_{j+1[kT]} = x_{m[(k-1)T]}, \quad (2)$$

т.е. другими словами при работе регистра сдвига с сумматором по модулю два 3 генерируется M -последовательность в обратном порядке.

Умножитель 4 служит для умножения i -го коэффициента, находящегося в блоке оперативной памяти 7 со значением M -последовательности. Сумматор 5 служит для получения частичных и окончательной сумм, согласно алгоритму работы нерекурсивного фильтра

$$y(kT) = \sum_{l=1}^n h(lT) \cdot x(kT-lT), \quad (3)$$

а регистр памяти для хранения частичных сумм. Счетчик адреса 9 и дешифратор 8 предназначены для последовательной выборки весовых коэффициентов из блока оперативной памяти 7; блок управления 10 координирует работу генератора в целом.

Структура цифрового генератора широкополосных случайных процессов позволяет гибко менять точность воспроизведения требуемого спектра. Эта процедура осуществляется за счет увеличения емкости оперативной памяти.

Функционирование устройства проходит следующим образом.

Для получения заданной спектральной плотности мощности определяется весовая функция (дискретная) нерекурсивного фильтра, состоящая, например, из n отсчетов, значения ко-

торой заносятся в блок оперативной памяти 7. На счетчике адреса 9 устанавливается адрес первого коэффициента, а в регистр сдвига 1 заносится начальный ненулевой код. В первоначальный момент в цепь обратной связи реверсивного регистра сдвига подключается сумматор по модулю два 2, в этом случае сдвиг осуществляется в сторону старших разрядов.

По сигналам, поступающим из блока управления 10 на входы блоков 9, 8, 7 из оперативной памяти, выбирается значение первого весового коэффициента $h(1T)$, значение которого умножается на значение старшего разряда регистра сдвига 1, затем просуммированное на сумматоре 5 с нулевым кодом, хранящемся на регистре памяти 6, по управляющим сигналам блока управления 10 частичная сумма $x(1T) - h(1T)$ записывается на регистр 6. Далее из блока управления 10 поступает управляющий сигнал, который сдвигает информацию, хранящуюся в регистре сдвига 1 на один разряд в сторону старших разрядов, при этом значение m -го разряда регистра сдвига изменится. Второе произведение значения старшего разряда $x(2T)$ на весовой коэффициент $h(2T)$ просуммированное с содержимым регистра 6, опять записывается на регистр динамической памяти. Повторяя подобную процедуру n раз на сумматоре, получим выражение

$$x_{j[1T]} \cdot h_{j[1T]} + x_{j[2T]} \cdot h_{j[2T]} + x_{j[3T]} \cdot h_{j[3T]} + \dots + x_{j[nT]} \cdot h_{j[nT]},$$

что является первым отсчетом выходного широкополосного случайного процесса $y(1T)$.

Получив значение $y(1T)$, регистр динамической памяти 6 обнуляется, после чего осуществляется $n+1$ сдвиг в сторону старших разрядов, и адрес коэффициента фильтра при этом не меняется. В результате в регистре 6 будет храниться выражение $x[(n+1)T] \cdot h(nT)$. Далее структура реверсивного регистра сдвига изменяется таким образом, что в цепь обратной связи подключается сумматор по модулю два 3 и последующие сдвиги будут осуществляться в сторону младших разрядов. Кроме того, в счетчике адресов 9, адреса будут меняться в обратном порядке. Тогда после очередной серии управляющих импульсов от блока управления 10 в регистре динамической памяти получим выражение

$$x_{j[nT]} \cdot h_{j[(n-1)T]} + x_{j[(n-1)T]} \cdot h_{j[nT]}$$

Повторив подобную процедуру $n-1$ раз на сумматоре получим выражение

$$x_{j[2T]} \cdot h_{j[1T]} + x_{j[1T]} \cdot h_{j[2T]} + x_{j[3T]} \cdot h_{j[2T]} + x_{j[2T]} \cdot h_{j[3T]} + \dots + x_{j[(n-1)T]} \cdot h_{j[nT]},$$

$$+ x_{j[(n-1)T]} \cdot h_{j[nT]},$$

что является вторым отсчетом выходного широкополосного случайного процесса $Y(2T)$.

После получения четного значения $Y(2T)$ выходного процесса в обратную связь регистра сдвига 1 подключается сумматор 2 и осуществляется сдвиг в сторону старших разрядов, при этом содержимое счетчика адреса не меняется. В результате на регистр динамической памяти заносится значение первой частичной суммы, равной $x[3T] \cdot h[1T]$. Аналогично, повторяя подобную процедуру, но изменения адрес в счетчике 9 получим

$$Y[3T] = x[3T] \cdot h[1T] + x[4T] \cdot h[2T] + x[5T] \cdot h[3T] + \dots + x[(n+2)T] \cdot h[nT].$$

Таким образом на выходе цифрового генератора широкополосных случайных процессов будут получаться выходные отсчеты.

Более подробно, для конкретного случая реализации его структуры при $m = 5$ и $n = 8$, работа генератора иллюстрируется фиг. 2. На фиг. 2а и 2б приведена структура реверсивного регистра сдвига 1 для сдвигов в сторону старших и сторону младших разрядов, а на фиг. 2в - временная диаграмма получения выходных отсчетов случайного процесса $Y(kT)$.

Таким образом, для построения цифрового генератора широкополосных случайных процессов на реализацию регистра сдвига необходимо использовать $m = (20-40)$ триггеров, так как период M -последовательности определяется величиной $L = 2^m$. Поэтому наиболее приемлемо значение $m = 30$. В то же время для реализации регистра сдвига в прототипе необходимо использовать количество триггеров, равное числу точек отсчета n требуемой $S(\omega)$. Т.е. другими словами $m = n = (500-1000)$ для частичного диапазона 1 Гц-5 кГц. Очевидно, что в предлагаемом устройстве реализация регистра сдвига значительно упрощается по сравнению с прототипом. Кроме того в прототипе присутствует и устройство умножения, а в предлагаемом устройстве одно, что значительно упрощает структуру устройства в целом. Дополнительные же устройства, введенные в цифровой генератор, по своим аппаратурным затратам незначительны.

Для повышения точности воспроизведения спектральной плотности мощности необходимо незначительно изменить счетчик адреса, дешифратор и оперативную память для того, чтобы можно было хранить и в дальнейшем использовать в цифровом генераторе весовые коэффициенты фильтра $h(lT)$, количество которых превышает $n = (500-1000)$. Необходимо отметить, что разрядность регистра сдвига и

количество устройств умножения при этом не изменяется.

Преимущество предлагаемого цифрового генератора широкополосных случайных процессов заключается в следующем.

Простота структуры: все узлы генератора реализуются на обычных элементах вычислительной техники по известным типовым схемам. Ориентировочный объем такого генератора составляет четыре типовых элемента замены (ТЭЗа) при использовании интегральных схем серии 155 и серии 500; введя программное управление, легко воспроизводить спектр случайного процесса с требуемой точностью, путем изменения величины n .

Применение подобных цифровых генераторов широкополосных случайных процессов, предназначенных для виброиспытаний изделий на случайные воздействия, позволит добиться высоких техникоэкономических показателей.

25

Формула изобретения

Генератор широкополосных случайных процессов, содержащий регистр сдвига, разрядные входы которого соединены соответственно с первым и вторым выходами блока управления, третий и четвертый выходы которого соединены соответственно с первыми входами умножителя и сумматора, первый выход которого является выходом генератора, а второй вход сумматора соединен с выходом умножителя, второй вход которого соединен с выходом последнего разряда регистра сдвига, отличающимся тем, что, с целью повышения точности генератора, он содержит первый и второй сумматоры по модулю два, счетчик адреса, блок оперативной памяти, дешифратор и регистр памяти, первый вход и выход которого соединены соответственно со вторым выходом и третьим входом сумматора, а второй вход регистра памяти соединен с выходом "Запись" блока управления, первый выход которого соединен со входом счетчика адреса, выход которого соединен с первым входом дешифратора, второй вход которого соединен со вторым выходом "Опрос" блока управления, третий выход "Опрос" которого соединен с первым входом блока оперативной памяти, второй вход которого соединен с выходом дешифратора, а выход блока оперативной памяти соединен с третьим входом умножителя, выходы и входы первого и последнего разрядов регистра сдвига соединены соответственно с первыми входами и выходами первого и второго сумматоров по модулю два, вторые входы которых

соединены соответственно с j -ым и с $(j + 1)$ выходами регистра сдвига ($j = 1 - m$).


Источники информации, принятые во внимание при экспертизе

1. Коваль В.Т. Задающая аппаратура для воспроизведения случайных вибраций при исследованиях надежности, "Вестник машиностроения", 1970.


2. Верешкин А.А., Катковник В.Я. Линейные цифровые фильтры и методы их реализации. "Советское радио", М., 1974, с. 108-109, 131-134.

5 3. Данилов Б.С., Штейнбок М.Г. Однополосная передача цифровых сигналов, "Связь", М., 1974, с.56, рис. 3,5 (прототип).

10



Фиг.1



Такты

$$1a \quad 1101[0 \times h(1T)] = x(1T) \times h(1T)$$

$$2a \quad 1110[1 \times h(2T)] = x(2T) \times h(2T)$$

$$3a \quad 0111[0 \times h(3T)] = x(3T) \times h(3T)$$

$$4a \quad 10111 \cdot$$

$$5a \quad 11011 \cdot$$

$$6a \quad 01101 \cdot$$

$$7a \quad 0011[0 \times h(7T)] = x(7T) \times h(7T)$$

$$8a \quad 0001[1 \times h(8T)] = x(8T) \times h(8T)$$

$$9a \quad 1000[1 \times h(9T)] = x(9T) \times h(9T)$$

$$1b \quad 0001[1 \times h(7T)] = x(8T) \times h(7T)$$

$$2b \quad 0011[0 \times h(7T)] = x(7T) \times h(6T)$$

$$3b \quad 01101 \cdot$$

$$4b \quad 11011 \cdot$$

$$5b \quad 1011[1 \times h(3T)] = x(4T) \times h(3T)$$

$$6b \quad 0111[0 \times h(2T)] = x(3T) \times h(2T)$$

$$7b \quad 1110[1 \times h(1T)] = x(2T) \times h(1T)$$

$$1a \quad 0111[0 \times h(1T)] = x(3T) \times h(1T)$$

$$2a \quad 1011[1 \times h(2T)] = x(4T) \times h(2T)$$

$$1101[1 \times h(3T)] = x(5T) \times h(3T)$$

B

$$= y(1T)$$

$$= y(2T)$$

$$= y(3T)$$

 $\phi_{uz.2}$