



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 789998

(61) Дополнительное к авт. свид-ву -

(22) Заявлено 04.01.79 (21) 2714153/18-24

(51) М. Кл.³

с присоединением заявки № -

G 06 F 15/36

(23) Приоритет -

Опубликовано 23.12.80. Бюллетень № 47

(53) УДК 681.3
(088.8)


Дата опубликования описания 23.12.80

(72) Авторы
изобретения

А. Н. Морозевич, С. Н. Мельникова и В. Н. Ярмолик

(71) Заявитель

Минский радиотехнический институт



(54) СЛЕДЯЩИЙ СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР

1

Изобретение относится к вычислительной технике и может быть использовано в качестве одного из основных многофункциональных узлов в стохастических вычислительных машинах.

Известны стохастические следящие интеграторы, содержащие последовательно соединенные счетчик, схему сравнения, генератор случайных чисел, входы и выходы которых связаны 100%-й обратной связью [1].

Основными недостатками таких интеграторов являются сложность и невысокое быстродействие.

Известен также следящий стохастический интегратор, содержащий блок линейного кодирования, первый вход которого соединен с информационным входом интегратора и последовательно соединенные реверсивный счетчик, схему сравнения и генератор случайных чисел, выходы разрядов которого соединены с первыми входами одноименных разрядов схемы сравнения, вторые входы которых соединены с выходами одноименных разрядов реверсивного счетчика, выход схемы сравнения соединен со вторым входом блока линейного кодирования и выходом интегратора [2].

2

Основным недостатком этого интегратора является ограниченное быстродействие.

Наиболее близким по технической сущности является следящий стохастический интегратор, содержащий блок линейного кодирования, блок реверсивный счетчик, блок сравнения, генератор случайных чисел, суммирующий счетчик и коммутатор, первый и второй информационные входы которого соединены соответственно с первым и вторым входами блока линейного кодирования, первый и второй выходы коммутатора соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, а третий и четвертый выходы соединены соответственно с суммирующим и вычитающим входами половины старших разрядов реверсивного счетчика, при этом вход суммирующего счетчика соединен с тактовым входом интегратора, а выход - с управляющим входом коммутатора. Работа этого интегратора для достижения заданной точности при уменьшенном числе тактов интегрирования посредством счетчика и коммутатора организуется в два этапа [3]. Его недостаток - ограниченное быстродействие.

Цель изобретения - повышение быстродействия.

Поставленная цель достигается тем, что в следящий стохастический интегратор, содержащий блок линейного кодирования, первый вход которого является информационным входом интегратора, реверсивный счетчик, генератор случайных чисел, блок сравнения, первая группа входов которого соединена соответственно с выходами генератора случайных чисел, а вторая группа входов с соответствующими выходами реверсивного счетчика, выход блока сравнения соединен со вторым входом блока линейного кодирования и является выходом интегратора, суммирующий счетчик, вход которого является тактовым входом, интегратор, дополнительно введены дешифратор и группа коммутаторов, причем одноименные информационные входы всех коммутаторов объединены и подключены соответственно к первому и второму выходам блока линейного кодирования, первый и второй выходы каждого коммутатора соединены соответственно с суммирующим и вычитающим входами соответствующего разряда реверсивного счетчика, выход суммирующего счетчика соединен со входом дешифратора, каждый выход которого соединен с управляющими входами соответствующих коммутаторов.



Блок-схема интегратора приведена на чертеже.

Интегратор содержит блок 1 линейного кодирования, группу коммутаторов 2, реверсивный счетчик 3, блок 4 сравнения, суммирующий счетчик 5, дешифратор 6, генератор 7 случайных чисел.

Первый выход 1 линейного кодирования соединен с первыми входами, а второй выход - со вторыми входами группы коммутаторов 2. Выходы коммутаторов группы 2 соединены с соответствующими выходами реверсивного счетчика 3, выходы которого соединены со вторыми входами блока 4 сравнения. Выходы генератора 7 случайных чисел соединены с первыми входами блока 4 сравнения. Выход суммирующего счетчика 5 соединен со входом дешифратора 6, каждый выход которого соединен с управляющими входами соответствующих коммутаторов 2.

Интегратор работает следующим образом.

Перед началом работы счетчики 3 и 5 находятся в нулевом положении. При включении интегратора на суммирующий вход блока 1 линейного кодирования поступает входной поток. В это же время на вход счетчика поступают тактовые импульсы. Блок 1 линейного кодирования выполняет функции сумматора по модулю два с двумя выходами, что поясняется таблицей.

Блок линейного кодирования	Функциональная схема	Таблица истинности			
		a	b	c	d
		0	0	0	0
		0	1	0	1
		1	0	1	0
		1	1	0	0

На первом этапе интегрирования сигналы, поступающие на входы коммутаторов в зависимости от знака, передаются в реверсивный счетчик в первый старший разряд, т.е. другими словами, входная информация поступает на входы +1 и -1 (1 - номер триггера счетчика 3) реверсивного счетчика 3 с выходов +1 и -1 коммутатора K1. При этом $\ell-1$ младших разрядов реверсивного счетчика 3 в работе не участвуют, когда содержимое счетчика 5 станет равным $2^{\ell} \ell n 2$, на выходе счетчика 5 возникает сигнал, который поступает на вход дешифратора 6. По этому сигналу дешифратор 6 подключает выходы блока 1 линейного кодирования ко второму старшему разряду реверсивного счетчика 3. Начинается второй этап

интегрирования! входная информация поступает на входы +2 и -2 реверсивного счетчика 3 с выходов +1 и -1 коммутатора K2, при этом в работе не участвуют уже $\ell-2$ младших разрядов реверсивного счетчика 3. Когда содержимое счетчика 5 станет равным $2^{\ell} \ell n 2$, на выходе счетчика 5 появляется сигнал, который поступает на вход дешифратора 6. По этому сигналу дешифратор 6 подключает выходы блока 1 линейного кодирования уже к третьему старшему разряду реверсивного счетчика 3. Начинается третий этап интегрирования, при этом входная информация поступает на входы +3 и -3 реверсивного счетчика 3 с выходов +1 и -1 коммутатора K3. В работе не участвуют $\ell-3$ младших разрядов ре-

