



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(II) 943674

(61) Дополнительное к авт. свид-ву —

(22) Заявлено 17.12.79 (21) 2852569/24-07

с приложением заявки № —

(23) Приоритет —

Опубликовано 15.07.82. Бюллетень № 26

Дата опубликования описания 15.07.82

(51) М. Кл.³

G 05 F 1/56

(53) УДК 621.316.
.722.1(088.8)

(72) Авторы
изобретения

В. Е. Богдановский, В. С. Богдановский и Н. И. Шатило

(71) Заявитель

Минский радиотехнический институт

(54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ

1

Изобретение относится к электротехнике и может быть использовано в качестве вторичного источника электропитания различной радиоэлектронной аппаратуры, в первую очередь контрольно-измерительной, предъявляющей высокие требования к параметрам питанияющих напряжений.

Известен стабилизатор напряжения, содержащий регулирующий транзистор, эталонный резистор, транзистор защиты и операционный усилитель, выход которого подключен к базе регулирующего транзистора, инвертирующий вход — к средней точке выходного делителя, неинвертирующий вход — к катоду первого стабилизатора, подключенного параллельно через резистор к выходным клеммам. При этом клеммы питания операционного усилителя соединены с вторым стабилитроном, включенным параллельно через резистор ко входным клеммам [1].

2

Недостатком этого стабилизатора является невысокий коэффициент стабилизации выходного напряжения вследствие питания эталонного (первого) стабилитрона и операционного усилителя от входной цепи, так как при таком включении увеличение или уменьшение входного напряжения приводит к изменению напряжения на эталонном (первом) стабилитроне а, следовательно, и на выходе стабилизатора. По этой же причине стабилизатор имеет сравнительно высокий уровень пульсаций выходного напряжения. Кроме того, необходимость включения эталонного резистора для защиты стабилизатора от короткого замыкания увеличивает его выходное сопротивление, что также нежелательно.

Известен стабилизатор постоянного напряжения, содержащий усилитель постоянного тока, вход которого соединен с органом сравнения, включающим

первый источник опорного напряжения, а выходной каскад на транзисторе подключен к управляющему входу регулирующего транзистора с резистивным датчиком тока в эмиттерной цепи, причем коллектор регулирующего транзистора соединен посредством стабилитрона с базой транзистора выходного каскада, база и эмиттер которого через сопротивление и второй источник опорного напряжения соответственно подключены к входу стабилизатора [2].

Этот стабилизатор имеет повышенный коэффициент стабилизации, поскольку питание усилителя постоянного тока осуществляется с выхода стабилизатора и первый источник опорного напряжения не связан со входом стабилизатора, однако по уровню пульсаций выходного напряжения он не имеет преимуществ по сравнению с известным стабилизатором, так как в этом случае пульсации входного напряжения через сопротивление, транзистор выходного каскада и регулирующий транзистор проходят на выход стабилизатора.

Наиболее близким по техническому решению к предлагаемому является стабилизатор напряжения, содержащий регулирующий элемент на двух транзисторах различного типа проводимости, коллектор одного из которых соединен с делителем выходного напряжения, шунтированным цепью из последовательно соединенных π стабилитронов и генератор тока, а эмиттер - со входной клеммой стабилизатора и через резистор - со своей базой и с коллектором второго транзистора, база которого подключена к выходу операционного усилителя, входы которого соединены соответственно со средней точкой делителя выходного напряжения и с точкой соединения π стабилитронов с генератором тока. Стабилизатор обеспечивает достаточно хорошее подавление пульсации питающего напряжения за счет включения π стабилитронов в цепь отрицательной обратной связи, вследствие их малого дифференциального сопротивления. С другой стороны, сочетание двух транзисторов разной структуры позволяет получить низкое выходное сопротивление регулирующего элемента благодаря отрицательной обратной связи между транзисторами.

Недостатком этого стабилизатора является нерациональное включение

операционного усилителя (ОУ), не позволяющее реализовать потенциальные возможности схемы. Во-первых, питание ОУ от входной цепи приводит к тому, что нестабильность входного напряжения стабилизатора вызывает флюктуации входного смещения ОУ, которые, суммируясь с сигналами в цепи обратной связи, снижают стабильность выходного напряжения стабилизатора. Включение в цепь питания ОУ параметрического стабилизатора, хотя и дает определенный положительный эффект, не приводит к кардинальному улучшению положения, поскольку пульсации напряжения на клеммах питания ОУ при нормальной нагрузке стабилизатора и в этом случае достаточно велики. Во-вторых, согласование ОУ с регулирующим элементом при помощи резистивного делителя приводит к уменьшению коэффициента стабилизации вследствие ослабления отрицательной обратной связи, так как делитель, включенный в эмиттерную цепь второго транзистора, значительно снижает усиление каскада на этом транзисторе. Указанные причины ограничивают коэффициенты стабилизации и подавление пульсаций питающего напряжения на уровне нескольких десятков тысяч, что для прецизионной аппаратуры в ряде случаев оказывается недостаточным.

Целью изобретения является снижение уровня пульсаций и повышение стабильности выходного напряжения.

Поставленная цель достигается тем, что в стабилизатор постоянного напряжения введены второй резистор, шунтированный первым конденсатором, диод, второй конденсатор, цепь из последовательно соединенных третьего резистора, второго диода и третьего конденсатора, включенная параллельно делителю и параллельно введенной цепи из последовательно соединенных π стабилитронов и второго генератора тока, при этом второй конденсатор включен между коллектором первого и эмиттером второго транзисторов регулирующего элемента параллельно цепи из π стабилитронов, а клеммы питания операционного усилителя подключены параллельно третьему конденсатору, причем одна из этих клемм питания через последовательно соединенные диод и второй резистор соединена с

эмиттером первого транзистора регулирующего элемента, кроме того в него введен стабилитрон, подключенный параллельно клеммам питания операционного усилителя.

На чертеже представлена функциональная электрическая схема стабилизатора постоянного напряжения.

Стабилизатор содержит регулирующий элемент 1 на двух транзисторах 2 и 3, делитель выходного напряжения 4, последовательно соединенные в стабилитронов 5, генератор тока 6, операционный усилитель 7, резистор 8, второй резистор 9, конденсатор 10, диод 11, второй конденсатор 12, третий конденсатор 13, второй генератор тока 14, последовательно соединенные в стабилитронов 15, третий резистор 16, второй диод 17, стабилитрон 18.

Транзисторы 2 и 3 образуют регулирующий элемент 1, делитель 4 обеспечивает возможность регулировки выходного напряжения стабилизатора, последовательно соединенные в стабилитронов 25 5 и генератор тока 6 образуют опорный источник напряжения. Операционный усилитель 7 является сравнивающим и усиливательным элементом цепи обратной связи стабилизатора, питание его 30 осуществляется через последовательно соединенные третий резистор 16 и второй диод 17, при этом цепь из второго резистора 9, конденсатора 10 и диода 11 служит для запуска стабилизатора при включении. Последовательно соединенные в стабилитронов 15 и второй генератор тока 14 необходимы для согласования регулирующего элемента 1 и операционного усилителя 7 и обеспечения оптимальных условий работы последнего. Второй конденсатор 12 обеспечивает отрицательную обратную связь в регулирующем элементе 1 на высоких частотах. Третий конденсатор 45 13 является блокирующим в цепи питания операционного усилителя 7. Стабилитрон 18 стабилизирует напряжение питания операционного усилителя 7. Резистор 8 предохраняет транзистор 50 2 от пробоя при коротком замыкании на выходе.

Стабилизатор работает следующим образом.

При подаче на вход стабилизатора напряжения ток, проходящий через конденсатор 10 и диод 11, поступает на клеммы питания операционного усилителя 7 и включает стабилизатор. Уве-

ренное включение устройства обеспечивает второй диод 17, который в момент включения закрывается и исключает шунтирующее действие нагрузки 5 и выходных цепей стабилизатора. Питание операционного усилителя 7 после включения осуществляется с выхода стабилизатора через третий резистор 16 и второй диод 17, а цепь запуска 10 отключается: постоянная времени цепи, состоящей из конденсатора 10 и второго резистора 9, выбирается много большей, чем период пульсаций входного напряжения, поэтому в рабочем режиме стабилизатора конденсатор 10 заряжен до напряжения

$$U_{10} \approx U_{\text{вх}} - U_{\text{п}},$$

где $U_{\text{вх}}$ — максимальное напряжение на входе стабилизатора;

$U_{\text{п}}$ — напряжение питания операционного усилителя 7, и пульсации входного напряжения на клеммы питания операционного усилителя 7 практически не попадают, так как диод 11 при этом оказывается закрытым.

Далее работа предлагаемого стабилизатора в основном не отличается от работы известного. При любом отклонении выходного напряжения от номинального изменение напряжения на инвертирующем входе операционного усилителя 7 при малом дифференциальном сопротивлении цепи из в стабилитронов 5 и большом сопротивлении генератора тока 6 превышает изменение напряжения на неинвертирующем входе (средней точке выходного делителя 4). Поэтому при увеличении выходного напряжения напряжение на выходе операционного усилителя 7 уменьшается, и наоборот. Выходное напряжение операционного усилителя 7 используется для управления вторым транзистором 3, определяющим ток базы первого транзистора 2. В стабилизаторе имеется еще одна дополнительная цепь отрицательной обратной связи с коллектором первого транзистора 2 на эмиттер второго транзистора 3 через параллельно соединенные конденсатор 12 и в стабилитронов 15. Например, при увеличении тока нагрузки повышается падение напряжения на первом транзисторе 2 и снижается потенциал на его коллекторе. Через в стабилитронов 15 и конденсатор 12 это изменение прак-

тически полностью передается на эмиттер второго транзистора 3, вызывая увеличение тока коллектора этого транзистора, и следовательно, тока базы первого транзистора 2, что приводит к уменьшению падения напряжения на этом транзисторе.

Введение цепи из 2 стабилитронов 15 вследствие их малого сопротивления увеличивает глубину дополнительной отрицательной обратной связи в регулирующем элементе 1, так как при этом между коллектором первого транзистора 2 и эмиттером второго транзистора 3 оказывается включенным значительно меньшее сопротивление, чем в известном. Одновременно увеличивается глубина основной обратной связи за счет увеличения коэффициента усиления каскада на втором транзисторе 3, поскольку в цепи эмиттера этого транзистора оказывается включенным малое сопротивление стабилитронов. Конденсатор 12 расширяет полосу отрицательной обратной связи, что также способствует повышению стабильности выходного напряжения стабилизатора, особенно при быстропрерывной нагрузке.

Выбор соответствующего напряжения стабилизации цепей из 2 и 15 стабилитронов также позволяет повысить стабильность выходного напряжения стабилизатора. Известно, что в дифференциальных операционных усилителях (ОУ) максимальный коэффициент усиления и наилучшее подавление синфазной помехи достигается при выполнении условий

$$U_{Bx1} = U_{Bx2} = U_{Вых} \approx \frac{1}{2} U_n,$$

где U_{Bx1} , U_{Bx2} , $U_{Вых}$ — напряжения на входах и выходе ОУ.

Этот режим обеспечивается при напряжении стабилизации цепи из 15 стабилитронов U_5 и цепи из 2 стабилитронов U_{15} .

$$U_5 \approx U_{15} = U_{Вых\,ст} - \frac{1}{2} U_n,$$

где $U_{Вых\,ст}$ — выходное напряжение стабилизатора.

Питание операционного усилителя 7 в рабочем режиме от выходной цепи позволяет практически полностью исключить влияние изменений входного напряжения на цепи обратной связи стабилизатора.

В результате предлагаемый стабилизатор без существенного усложнения принципиальной схемы позволяет получить коэффициент стабилизации не менее $5 \cdot 10^5$ и коэффициент подавления пульсаций входного напряжения не менее $8 \cdot 10^5$ (у известного $2 \cdot 10^4$ и $5 \cdot 10^4$ соответственно), т. е. улучшить параметры стабилизатора более чем на порядок.

Дополнительным преимуществом предлагаемого стабилизатора является то, что он, в отличие от известного, обеспечивает защиту стабилизатора от короткого замыкания по выходу и от перегрузки по току. При увеличении тока нагрузки все большая часть тока второго генератора тока 14 ответвляется в эмиттер второго транзистора 3. В какой-то момент цепь из 2 стабилитронов 15 выходит из режима стабилизации и стабилизатор переходит в режим стабилизатора тока. При дальнейшем увеличении тока нагрузки напряжение на коллекторе первого транзистора 2 уменьшается, становится меньше напряжения стабилизации цепи из 15 стабилитронов 5, при этом разрывается основная цепь отрицательной обратной связи и положительная обратная связь через выходной делитель 4 и операционный усилитель 7 вызывает лавинообразный процесс запирания регулируемого элемента 1. Для повторного включения стабилизатора необходимо снять напряжение на его входе на время, достаточное для разряда конденсатора 10 через второй резистор 9, а затем снова включить. Второй генератор тока 14 позволяет очень точно регулировать ток защиты стабилизатора, однако если такой необходимости нет, в качестве этого генератора тока можно использовать резистор.

При изменении величины нагрузки меняется ток, потребляемый операционным усилителем 7, и изменяется его напряжение питания вследствие изменения падения напряжения на третьем резисторе 16. Это вызывает небольшое уменьшение коэффициента стабилизации при увеличении тока нагрузки. Наиболее ярко это явление наблюдается в случае, когда выходное напряжение стабилизатора значительно превышает номинальное напряжение питания операционного усилителя 7. С цепью устра-

нения этого эффекта параллельно клеммам питания операционного усилителя 7 включается стабилитрон 18.

Формула изобретения

1. Стабилизатор постоянного напряжения, содержащий регулирующий элемент на двух транзисторах различного типа проводимости, коллектор одного из которых соединен с делителем выходного напряжения, шунтированным цепью из последовательно соединенных p-n-p стабилитронов и генератора тока, а эмиттер - со входной клеммой стабилизатора и через резистор - со своей базой и с коллектором второго транзистора, база которого подключена к выходу операционного усилителя, входы которого соединены соответственно со средней точкой делителя выходного напряжения и с точкой соединения p-n-p стабилитронов с генератором тока, отличающийся тем, что, с целью снижения уровня пульсаций и повышения стабильности выходного напряжения, в него введены второй резистор, шунтированный первым конденсатором, диод, второй конденсатор,

цепь из последовательно соединенных третьего резистора, второго диода и третьего конденсатора, включенная параллельно делителю и параллельно введенной цепи из последовательно соединенных n-p-n стабилитронов и второго генератора тока, при этом второй конденсатор включен между коллектором первого и эмиттером второго транзисторов регулирующего элемента параллельно цепи из n-p-n стабилитронов, а клеммы питания операционного усилителя подключены параллельно третьему конденсатору, причем одна из этих клемм питания через последовательно соединенные диод и второй резистор соединена с эмиттером первого транзистора регулирующего элемента.

2. Стабилизатор по п. 1, отличающийся тем, что в него введен стабилитрон, подключенный параллельно клеммам питания операционного усилителя.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР № 513353, кл. G 05 F 1/56, 1976.

2. Авторское свидетельство СССР № 498616, кл. G 05 F 1/58, 1976.

