



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

(11) 962914

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(61) Дополнительное к авт. свид-ву -

(22) Заявлено 01.12.80 (21) 3212426/18-24

с присоединением заявки № -

(23) Приоритет -

Опубликовано 30.09.82. Бюллетень № 36

Дата опубликования описания 30.09.82

(51) М. Кл.³

G 06 F 5/02


(53) УДК 681.325
(088.8)

(72) Авторы
изобретения

Н.И. Цупрев и Л.М. Трубицын

(71) Заявитель

Минский радиотехнический институт



(54) ПРЕОБРАЗОВАТЕЛЬ ЦЕЛЫХ КОМПЛЕКСНЫХ ЧИСЕЛ В ДВОИЧНЫЙ КОД

1

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных машинах и системах для выполнения операций над комплексными числами.

Известно устройство для перевода целых комплексных чисел в двоичный код, содержащее блок памяти для хранения двоичных кодов действительной и мнимой частей комплексного числа, блок арифметических операций [1].

Недостаток известного устройства состоит в относительно большом объеме аппаратуры и сравнительно низком быстродействии.

Наиболее близким к предлагаемому является устройство перевода целых комплексных чисел в двоичный код, состоящее из двух приемных регистров для n -разрядных двоичных кодов действительной и мнимой частей, двух сумматоров для формирования действительной и мнимой частей i -го частного, двух сдвигающих регистров, осуществляющих деление на два, сумматора для получения модуля суммы действительной и мнимой частей i -го частного, сдвигающего регистра для получения остатка ϵ , от деления на два содержимого сумматора, являющегося

очередным разрядом получаемого комплексного числа, блока инверторов для получения обратного кода мнимой части i -го частного, входного регистра и блока управления [2].

Длительность процедуры преобразования в известном устройстве равна

$$t_{p1} = T_T \cdot n, \quad (1)$$

где T_T - длительность одного такта процедуры перевода;
 n - количество тактов процедуры перевода (т.е. количество разрядов комплексного числа).

Причем основное время каждого такта расходуется главным образом на суммирование, так как время суммирования, связанное с длительным процессом выработки и распространения переноса в сумматорах, значительно превосходит время выполнения остальных операций (сдвиг, инвертирование и т.д.). Следовательно приближенно

$$t_{p1} \approx T_{\Sigma_1} \cdot n, \quad (2)$$

где T_{Σ_1} - длительность процедуры сложения на двоичном сумматоре.

30

Основной недостаток известного устройства состоит в низкой скорости его работы.

Цель изобретения - повышение скорости перевода целых комплексных чисел в единий двоичный код.

Поставленная цель достигается тем, что в преобразователь целых комплексных чисел в двоичный код, содержащий регистры мнимой и действительной частей, выходной регистр и распределитель импульсов, введены четыре регистра, четырнадцать групп элементов И, первая и вторая группы элементов ИЛИ, первый и второй сумматоры с основанием $r=-1+j$, причем прямые выходы

i -х разрядов регистра действительной части ($i=4k$, $k=1-\frac{n}{4}$), где n - число разрядов входного кода, соединены с первыми входами $2i$ -х элементов И

первой группы, прямые выходы $(i+1)$ -х разрядов регистра действительной части подключены к первым входам $2(i+1)$ -х и $2(i+1)+1$ -х элементов И первой группы, прямые выходы $(i+2)$ -х разрядов

регистра действительной части соединены с первыми входами $(2i+4)$ -х элементов И второй группы, прямые выходы $(i+3)$ -х разрядов регистра действительной части соединены с входами $(2i+6)$ -х и $(2i+7)$ -х элементов И второй группы,

прямые выходы i -х разрядов регистра мнимой части соединены с первыми входами $2i$ -х и $(2i+1)$ -х элементов И третьей группы, прямые выходы $(i+3)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+6)$ -х эле-

ментов И третьей группы, прямые выходы $(i+1)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+2)$ -х элементов И четвертой группы;

прямые выходы $(i+2)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+4)$ -х и $(2i+5)$ -х элементов И четвертой группы, первые

входы остальных элементов И первой, второй, третьей и четвертой групп соединены с входом логического нуля преобразователя, первый выход распределителя импульсов соединен с вторыми

входами всех элементов И первой, второй, третьей и четвертой групп, выходы которых соединены с соответствующими входами первого, второго, третьего и четвертого регистров соответственно, прямые и инверсные выходы разрядов первого регистра соединены с первыми входами элементов И пятой и шестой групп соответственно, прямые и инверсные выходы разрядов

второго регистра соединены с первыми входами элементов И седьмой и восьмой групп соответственно, прямые и инверсные выходы разрядов третьего регистра соединены с первыми входами элементов И девятой и десятой групп соответственно, прямые и инверсные

5

15

20

25

30

35

40

45

55

60

65

выходы четвертого регистра соединены с первыми входами элементов И одиннадцатой и двенадцатой групп соответственно, вторые входы элементов И пятой, шестой, седьмой, восьмой, девятой, десятой, одиннадцатой и двенадцатой групп соединены соответственно с вторым, третим, четвертым, пятым, шестым, седьмым, восьмым и девятым выходами распределителя импульсов, первый выход которого соединен с первыми входами ℓ -х ($\ell=3m$; $m=1-\frac{n+8}{3}$) и $(\ell+1)$ -х элементов ИЛИ первой и второй групп, первые входы остальных элементов ИЛИ первой и второй групп соединены с входом логического нуля преобразователя, вторые, третьи, четвертые и пятые входы элементов ИЛИ второй группы соединены соответственно с выходами элементов И девятой, десятой, одиннадцатой и двенадцатой групп, выходы элементов ИЛИ первой и второй групп соединены с счетными входами первого и второго сумматоров с основанием ($r=-1+j$) соответственно, выходы которых соединены соответственно с первыми входами элементов И тринадцатой и четырнадцатой групп, вторые входы которых соединены соответственно с десятым и одиннадцатым выходом распределителя импульсов, выходы элементов И тринадцатой группы соединены с входами выходного регистра, вторые, третьи, четвертые, пятые и шестые входы элементов ИЛИ первой группы соединены соответственно с выходами элементов И пятой, шестой, седьмой, восьмой и четырнадцатой групп.

Кроме того, сумматор с основанием $r=-1+j$ состоит из идентичных разрядов, каждый из которых содержит трехходовой элемент ИЛИ, триггер, дифференцирующий элемент, формирователь импульсов и два последовательно соединенных элемента задержки, выходы которых являются первым и вторым выходами переноса разряда сумматора с основанием $r=-1+j$, информационный вход и первый и второй входы переноса которого соединены с первым, вторым и третьим входами элемента ИЛИ, выход которого соединен с счетным входом триггера, выход триггера является разрядным выходом сумматора с основанием $(-1+j)$ и соединен с входом дифференцирующего элемента, выход которого через формирователь импульсов соединен с входом первого элемента задержки.

На фиг.1 представлена функциональная схема преобразователя целых комплексных чисел в двоичный код; на фиг.2 - блок-схема распределителя импульсов; на фиг.3 - приведена блок-схема одного разряда сумматора с основанием $r=-1+j$.

Преобразователь целых комплексных чисел в двоичный код содержит (фиг.1) регистры 1 и 2 для действительной и мнимой частей, группы элементов И 3-6, регистры 7-10, группы 11-18 элементов И, группы 19-20 элементов ИЛИ, сумматоры 21-22 с основанием $r=-1+j$, группы 23-24 элементов И, выходной регистр 25, распределитель 26 импульсов.

Все необходимые управляющие сигналы вырабатываются распределителем импульсов, содержащим (фиг.2) триггер 27 операции, триггер 28 знака действительной части, триггер 29 знака мнимой части комплексного числа, формирователь 30 импульсов, элементы И 31-34, элементы задержки 35-41.

Ниже представлено соответствие номеров выходов распределителя импульсов управляющим сигналам.

Номера выходов	управляющие сигналы
----------------	---------------------

1	y_1
2	y_2
3	y_2 (задержанный)
4	y_3
5	y_3 (задержанный)
6	y_4
7	y_4 (задержанный)

- | 8 | y_5 |
|----|---------------------|
| 9 | y_5 (задержанный) |
| 10 | y_6 |
| 11 | y_7 |

Разряд сумматора ($i-j$) в системе счисления с основанием $r=-1+j$ состоит (см. фиг.3) из трехходового элемента ИЛИ 42, выход которого соединен с счетным входом триггера 43 и схемы формирования переноса, в состав которой входят элемент 44 дифференцирования, состоящий из конденсатора, резистора и диода, формирователя 45 импульса и элементы 46-47 задержки. Шестивходовой элемент ИЛИ группы 19 является расширителем по входу сумматора. Через него на $i-j$ вход сумматора последовательно поступают $i-j$ -е разряды слагаемых.

Метод, положенный в основу работы устройства перевода целых комплексных чисел в единый двоичный код, состоит в раздельном преобразовании действительной и мнимой частей и последующем сложении полученных кодов по правилам сложения в системе счисления с основанием $r=-1+j$.

Построим таблицы соответствия между положительными степенями числа 2 действительной и мнимой частей с учетом знаков при них и их кодами в едином двоичном коде.

Пусть a - действительная часть, b - мнимая часть.

Т а б л и ц а 1

$+a$	$+a = + (2^i)$	ЕДК
	876543210	16.15.14.13.12.11.10.98.76.54.32.10
+1	000000001	0 0 0 0 0 0 00000000001
+2	000000010	0 0 0 0 0 0 00000001100
+4	000000100	0 0 0 0 0 0 00111010000
+8	000001000	0 0 0 0 0 0 00111000000
+16	000010000	0 0 0 0 0 0 00100000000
+32	000100000	0 0 0 0 0 1 10000000000
+64	001000000	1 1 1 0 1 0 00000000000
+128	010000000	1 1 1 0 0 0 00000000000
+256	100000000	1 0 0 0 0 0 00000000000

Т а б л и ц а 2

- a	- a = -(2 ¹)	ЕДК
	876543210	20.19.18.17.16.15.14.13.12.11.10.98.76.54.32.10
-1	- 000000001	0 0 0 0 0 0 0 0 0 0 0 0 00000011101
-2	- 000000010	0 0 0 0 0 0 0 0 0 0 0 0 00000011100
-4	- 000000100	0 0 0 0 0 0 0 0 0 0 0 0 00000010000
-8	- 000001000	0 0 0 0 0 0 0 0 0 0 0 0 00011000000
-16	- 000010000	0 0 0 0 0 0 0 0 0 1 1 10100000000
-32	- 000100000	0 0 0 0 0 0 0 0 0 1 1 10000000000
-64	- 001000000	0 0 0 0 0 0 0 0 1 0 00000000000
-128	- 010000000	0 0 0 0 0 1 1 0 0 0 00000000000
-256	- 100000000	1 1 1 0 1 0 0 0 0 0 00000000000

Т а б л и ц а 3

+ в	+ в = +(2 ¹)	ЕДК
	876543210	17.16.15.14.13.12.11.10.98.76.54.32.10
+1	000000001	0 0 0 0 0 0 0 00000000011
+2	000000010	0 0 0 0 0 0 0 00001110100
+4	000000100	0 0 0 0 0 0 0 00001110000
+8	000001000	0 0 0 0 0 0 0 00001000000
+16	000010000	0 0 0 0 0 0 0 01100000000
+32	000100000	0 0 0 1 1 1 0 10000000000
+64	001000000	0 0 0 1 1 1 0 00000000000
+128	010000000	0 0 0 1 0 0 0 00000000000
+256	100000000	1 1 0 0 0 0 0 00000000000

Таблица 4

- в	- в = -(2 ⁱ)	ЕДК
	876543210	18.17.16.15.14.13.12.11.10.98.76.54.32.10
-1	- 000000001	0 0 0 0 0 0 0 0 00000000111
-2	- 000000010	0 0 0 0 0 0 0 0 00000000100
-4	- 000000100	0 0 0 0 0 0 0 0 00000110000
-8	- 000001000	0 0 0 0 0 0 0 0 11101000000
-16	- 000010000	0 0 0 0 0 0 0 0 11100000000
-32	- 000100000	0 0 0 0 0 0 0 0 10000000000
-64	- 001000000	0 0 0 0 0 1 1 0 00000000000
-128	- 010000000	1 1 1 0 1 0 0 0 00000000000
-256	- 1100000000	1 1 1 0 0 0 0 0 00000000000

Для формирования кода "A" действительной части с знаком (+) по основанию $r=-1+j$ сформируем два операнда A1 и A2 следующим образом

A1 (табл.1)

разрядов 16.15.14.13.12.11.10.9.0.8.0.7.0.6.0.5.0.4.0.3.0.2.0.1.0
x 0 0 0 0 x x 0 x 0 0 0 0 x 0 x

Разряды действительной части с номерами $i=4k$ ($k=0, 1, \dots$) переписываются в разряды операнда A1 с номерами $n=-2i$, разряды действительной части с номерами $i=4k+1$ ($k=0, 1, 2, \dots$) перепи- 50 сываются в разряды операнда A1 с номерами $n=2i$ и $n=2i+1$. Остальные раз-

ряды операнда A1 заполняют нулями.

Операнд A2 формируется из оставшихся разрядов действительной части, но коды степеней, соответствующих данным разрядам, берутся со знаком (-) (табл.2).

A2

разрядов A2 20.19.18.17.16.15.14.13.12.11.10.9.0.8.0.7.0.6.0.5.0.4.0.3.0.2.0.1.0
x 0 0 0 0 x x 0 x 0 0 0 0 x 0 x 0 0 0 0

Разряды действительной части с номерами $i=4k+2$ ($k=0, 1, \dots$) переписыва- 60 ются в разряды операнда A2 с номерами $n=2i$, разряды действительной час- ти с номерами $i=4k+3$ ($k=0, 1, 2, \dots$) пе- реписываются в разряды операнда A2 с номерами $n=2i$ и $n=2i+1$. Остальные

разряды операнда A2 заполняются нулями.

Для того, чтобы получить код "A" действительной части комплексного числа по основанию $r=-1+j$ со знаком (+) необходимо операнд A2 вычесть по 65 правилам вычитания в системе счисле-

ния с основанием $r=-1+j$ из операнда A1.

При этом происходит следующее

$$A = A1 - (- A2)$$

Но, так как знак (-) при A2 является его составной частью, т.е. непосредственно входит в его состав (табл.2) из учета условий формирований, то знаки (-) взаимно уничтожаются в процессе вычитания. В результате

мы получаем код "A" действительной части со знаком (+).

Для формирования кода "A" действительной части со знаком (-) необходимо (табл.1 и 2) из операнда A2 вычесть операнд A1. При этом $A=(-A2)-(+A1)$.

Аналогичные рассуждения проводятся при формировании кода "B" мнимой части по основанию $r=-1+j$ с учетом знака при ней. Формируются операнды B1 и B2.

B1 (табл.3)

$$\begin{array}{ll} \# \text{разрядов } B1 & 17.16.15.14.13.12.11.10.9.8.7.6.5.4.3.2.1.0. \\ & \times \times 0 \times 0 0 0 \times \times 0 \times 0 0 0 0 0 0 0 0 \end{array}$$

Разряды мнимой части с номерами $i=4k(k=0,1,2,\dots)$ переписываются в разряды операнда B1 с номерами $m=2i$ и $m=2i+1$, разряды мнимой части с номерами $i=4k+3(k=0,1,2,\dots)$ перепи-

зываются в разряды операнда B1 с номерами $m=2i$.

Остальные разряды операнда B1 заполняются нулями.

B2 (табл.4)

$$\begin{array}{ll} \# \text{разрядов } B2 & 17.16.15.14.13.12.11.10.9.8.7.6.5.4.3.2.1.0. \\ & 0 0 0 0 \times \times 0 0 0 0 \times \times 0 \times 0 0 \end{array}$$

Разряды мнимой части с номерами $i=4k+1(k=0,1,2,\dots)$ переписываются в разряды операнда B2 с номерами $m=2i$, разряды мнимой части с номерами $i=4k+2(k=0,1,2,\dots)$ переписываются в разряды операнда B2 с номерами $m=2i$ и $m=2i+1$.

Для получения кода "B" мнимой части необходимо из операнда B1 вычесть операнд B2, если знак мнимой части (+), или из операнда B2 вычесть операнд B1, если знак мнимой части (-).

Для получения кода по основанию $r=-1+j$ необходимо сложить полученные коды действительной и мнимой частей по правилам сложения в данной системе счисления.

Пример. № разрядов 5.4.3.2.1.0. 5.4.3.2.1.0.
 $X=-110101+j100111$

$$A1=110100000001$$

$$A2=10000$$

С учетом знака (-) при действительной части X "a" $A=A2-A1=1000111001101$

$$- A2 - \quad 10000$$

$$A1 - \quad 110100000001$$

$$110100000001$$

$$11101 \quad 11101$$

$$11101$$

$$1000100001101$$

+

$$1100$$

$$A-1000111001101$$

30 B1=11
 $B2=10000110100$
 С учетом знака (+) при мнимой час-
 ти X "b" $B=B1-B2=111010001000111$

$$35 \quad \begin{array}{r} B1 - \quad 11 \\ B2 - \quad 10000110100 \\ \hline \end{array}$$

$$\begin{array}{r} 10000110100 \\ + 11101 \\ \hline 1110111101 \\ \hline \end{array}$$

$$B - \quad 111010001000111$$

$$X=A+B=111010010101010110$$

В предлагаемом устройстве операция вычитания заменена операцией сложения. При этом код вычитаемого разбивается на триады, старшую триаду при необходимости дополняют нулями. Количество нулей может быть произвольным, но при этом суммарная разрядность кода вычитаемого должны быть кратной трем. Разряды вновь полученного кода вычитаемого инвертируются и к этому коду прибавляется код коррекций $H=\dots111010010101010110$

Пример. Пусть $X=000\dots000\ 000\ 001$

$$\bar{X} = 111 \dots 111 \ 111 \ 110$$

$$111 \dots 111 \ 111 \ 110$$

$$+$$

$$011 \dots 011 \ 011 \ 011$$

$$-----$$

$$000 \dots 000 \ 011 \ 101$$

inv X = 11101
x 00001
+ 11101

0 00000

Преобразователь работает следующим образом.

Двоичные коды действительной и мнимой частей (без знаковых разрядов) принимаются в регистры 1 и 2 соответственно. Знаковые разряды действительной и мнимой частей принимаются в триггеры 28 и 29 распределителя импульсов соответственно. Триггер 27 операции устанавливается в единичное состояние. В момент его перехода из нулевого состояния в единичное формировалем 30 вырабатывается сигнал U_1 , по которому соответствующие алгоритму разряды действительной и мнимой частей передаются в регистры 7-10. По сигналу U_1 в сумматорах 21 и 22 через элементы ИЛИ групп 19 и 20 заносятся коды ... 011011011.

Сигнал U_1 через элемент 35 задержки распределителя импульсов поступает на вторые входы элементов И 31-34. В зависимости от состояния триггеров 28 и 29 знаков действительной и мнимой частей распределителем импульсов вырабатываются две пары управляющих сигналов:

- 1) U_2 и U_2 (задержанный) или U_3 и U_3 (задержанный),
- 2) U_4 и U_4 (задержанный) или U_5 и U_5 (задержанный).

По сигналу U_2 (выход 2 распределителя импульсов) содержимое регистра 7 подается прямым кодом на сумматор 21, по сигналу U_2 (задержанному) содержимое регистра 8 подается обратным кодом на сумматор 21 (знак действительной части при этом положительный). Если знак действительной части отрицательный, то вырабатываются сигналы U_3 и U_3 (задержанный). По сигналу U_3 содержимое регистра 7 подается обратным кодом на сумматор 21, по сигналу U_3 (задержанному) содержимое регистра 8 подается прямым кодом на сумматор 21. Таким образом, на сумматоре 21 в системе счисления с основанием $r=-1+j$ формируется код действительной части комплексного числа с учетом знака.

Одновременно, если знак мнимой части положительный, вырабатываются сигналы U_4 и U_4 (задержанный) по сигналу U_4 содержимое регистра 9 подается прямым кодом на сумматор 22. По сигналу U_4 (задержанному) содержимое регистра 10 подается обратным кодом на сумматор 22. Если знак мнимой части комплексного числа отрицательный, то вырабатываются сигналы U_5 и U_5 (задержанный). По сигна-

лу U_5 содержимое регистра 9 подается обратным кодом на сумматор 22, по сигналу U_5 (задержанному) содержимое регистра 10 подается прямым кодом на сумматор 22.

Таким образом, на сумматоре 22 формируется код мнимой части комплексного числа с учетом знака.

По сигналу U_6 содержимое сумматора 22 передается на сумматор 21, т.е. происходит сложение кодов действительной и мнимой частей комплексного числа в системе счисления с основанием $r=-1+j$. По сигналу U_7 сформированный единый двоичный код передается из сумматора 21 выходной регистр.

Принцип выполнения операции сложения в системе счисления с основанием $r=-1+j$, положенный в основу работы сумматоров 21 и 22 изложен в [2] и иллюстрируется табл. поразрядного сложения

	A	B	A + B
30	0	0	0
	0	1	1
	1	0	1
	1	1	1100

Из табл. видно, что суммирование в данной системе счисления отличается от суммирования обычных двоичных чисел только для случая, когда i -е разряды слагаемых равны "1". В этом случае возникает перенос в соседние $i+2$ и $i+3$ разряды.

Пример 1.

11

+

11

00

- сумма по модулю
два

+

110 0

- перенос из нуле-
вого разряда

110 0

- перенос из пер-
вого разряда

101 00

- сумма по модулю
два

+

-1100

- перенос из тре-
тьего разряда

1110100

- сумма

Т.е. в k -й разряд, в данном случае в 3-й разряд может прийти сразу две единицы переноса. Принцип построения сумматора в системе счисления с основанием $r=-1+j$ состоит в следующем: а) слагаемые подаются последовательно, б) в качестве накапливающей части используются триггеры, в) производится поразрядное сложение по модулю 2, г) переносы формируются

одновременно из всех разрядов сумматора, д) сначала в сумме учитываетя 0100 составляющая переноса, затем 1000.

Пример 2.

$$\begin{array}{r}
 1011 \\
 + \quad 1011 \\
 \hline
 0000 \\
 + \quad 101100 \\
 \hline
 1011000 \\
 \hline
 1110100 \\
 + \quad 100 \\
 \hline
 1000 \\
 \hline
 0010100 \\
 \hline
 1100 \\
 + \quad 1100 \\
 \hline
 1010010100 \\
 + \quad 100 \\
 \hline
 1000 \\
 \hline
 111010010100
 \end{array}$$

Такой принцип предложен для того, чтобы исключить возможность возникновения переноса в переносе в 1-м разряде, что соответственно усложняло бы схему сумматора.

На примере видно, что в данной системе счисления возможно аддитивное переполнение. Максимальное число разрядов, на которое может увеличиться разрядность суммы равно 8. Поэтому разрядность сумматоров равна $n+8$.

Максимальное время сложения на сумматоре (из временной диаграммы, фиг.4) равно

$$T = 4T_i(n+8) \approx 4T_i n,$$

где T_i - длительность импульса.

Максимальное время работы обычного двоичного сумматора, построенного по аналогичному принципу равно

$$T = 2T_i \cdot n$$

Оценим быстродействие предлагаемого устройства перевода целых комплексных чисел в единый двоичный код.

Основное время затрачивается на выполнение операций сложения. Коды действительной и мнимой частей формируются параллельно.

$$t_{p_d} = t_{p_m} \approx 2T_{\Sigma 2},$$

где t_{p_d} - время перевода действительной части;

t_{p_m} - время перевода мнимой части;

$t_{\Sigma 2}$ - время суммирования на сумматоре в системе счисления с основанием $r=-1+j$.

Еще одна операция сложения необходима для получения единого двоичного кода комплексного числа. Тогда

$$t_{p_2} \approx 3T_{\Sigma 2}, \quad (3)$$

5

где t_{p_2} - время перевода.

Так как быстродействие двоичного сумматора в 2 раза больше быстродействия сумматора в системе счисления с основанием $r=-1+j$, то формула (3) будет выглядеть следующим образом

$$t_{p_2} \approx 6 \cdot T_{\Sigma 1}, \quad (4)$$

где $T_{\Sigma 1}$ - длительность процедуры сложения на двоичном сумматоре.

15

Сравним выражение (2) и (4)

$$m = \frac{t_{p_1}}{t_{p_2}} = \frac{n \cdot T_{\Sigma 1}}{6 \cdot T_{\Sigma 1}} \approx \frac{n}{6} \text{ (раз).} \quad (5)$$

20 При достаточно большом n выигрыш быстродействия очевиден.

Формула изобретения

25

1. Преобразователь целых комплексных чисел в двоичный код, содержащий регистры мнимой и действительной части, выходной регистр и распределитель импульсов, отличающийся тем, что, с целью повышения быстродействия, в него введены четыре регистра, четырнадцать групп элементов И, первая и вторая группы элементов ИЛИ, первый и второй сумматоры с основанием $r=-1+j$, причем прямые выходы i -х разрядов регистра действительной части ($i=4k$, $k=1-\lceil \frac{n}{4} \rceil$), где n -

30 число разрядов входного кода, соединены с первыми входами $2i$ -х элементов И первой группы, прямые выходы $(i+1)$ -х разрядов регистра действительной части подключены к первым входам $2(i+1)$ -х и $2(i+1)+1$ -х элементов И первой группы, прямые выходы $(i+2)$ -х разрядов регистра действительной части соединены с первыми входами $(2i+4)$ -х элементов И второй группы, прямые выходы $(i+3)$ -х разрядов регистра действительной части соединены с входами $(2i+6)$ -х и $(2i+7)$ -х элементов И второй группы, прямые выходы i -х разрядов регистра мнимой части соединены с первыми входами $2i$ -х и $(2i+1)$ -х элементов И третьей группы, прямые выходы $(i+3)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+6)$ -х элементов И третьей группы, прямые выходы $(i+1)$ -х разрядов регистра мнимой части соединены с входами $(2i+2)$ -х элементов И четвертой группы, прямые выходы $(i+2)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+4)$ -х и $(2i+5)$ -х элементов И четвертой группы, первые

40

45

40
45

прямые выходы $(i+2)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+4)$ -х элементов И второй группы, прямые выходы $(i+3)$ -х разрядов регистра мнимой части соединены с входами $(2i+6)$ -х и $(2i+7)$ -х элементов И второй группы, прямые выходы i -х разрядов регистра мнимой части соединены с первыми входами $2i$ -х и $(2i+1)$ -х элементов И третьей группы, прямые выходы $(i+3)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+6)$ -х элементов И третьей группы, прямые выходы $(i+1)$ -х разрядов регистра мнимой части соединены с входами $(2i+2)$ -х элементов И четвертой группы, прямые выходы $(i+2)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+4)$ -х и $(2i+5)$ -х элементов И четвертой группы, первые

50

55

50
55

прямые выходы i -х разрядов регистра мнимой части соединены с первыми входами $2i$ -х и $(2i+1)$ -х элементов И третьей группы, прямые выходы $(i+3)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+6)$ -х элементов И третьей группы, прямые выходы $(i+1)$ -х разрядов регистра мнимой части соединены с входами $(2i+2)$ -х элементов И четвертой группы, прямые выходы $(i+2)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+4)$ -х и $(2i+5)$ -х элементов И четвертой группы, первые

60

65

60
65

прямые выходы $(i+2)$ -х разрядов регистра мнимой части соединены с первыми входами $(2i+4)$ -х и $(2i+5)$ -х элементов И четвертой группы, первые

65

входы остальных элементов И первой,

второй, третьей и четвертой групп соединены с входом логического нуля преобразователя, первый выход распределителя импульсов соединен с вторыми входами всех элементов И первой, второй, третьей и четвертой групп, выходы которых соединены с соответствующими входами первого, второго, третьего и четвертого регистров соответственно, прямые и инверсные выходы разрядов первого регистра соединены с первыми входами элементов И пятой и шестой групп соответственно, прямые и инверсные выходы разрядов второго регистра соединены с первыми 15 входами элементов И седьмой и восьмой групп соответственно, прямые и инверсные выходы разрядов третьего регистра соединены с первыми входами элементов И девятой и десятой групп соответственно, прямые и инверсные выходы четвертого регистра соединены с первыми входами элементов И одиннадцатой и двенадцатой групп соответственно, вторые входы элементов И пятой, шестой, седьмой, восьмой, девятой, десятой, одиннадцатой и двенадцатой групп соединены соответственно с вторым, третьим, четвертым, пятым, шестым, седьмым, восьмым и девятым выходами распределителя импульсов, первый выход которого соединен с первыми входами $\bar{t}-x$ ($\bar{t}=3m; m=1-\frac{n+8}{3}$) 35 и $(\bar{t}+1)-x$ элементов ИЛИ первой и второй групп, первые входы остальных элементов ИЛИ первой и второй групп соединены с входом логического нуля преобразователя, вторые, третьи, четвертые и пятые входы элементов ИЛИ второй группы соединены соответственно с выходами элементов И девятой, десятой, одиннадцатой и двенадцатой групп, выходы элементов ИЛИ первой и второй групп соединены с счетными входами первого и второго сумматоров с основанием $(p=-1+j)$ соответственно, 40


выходы которых соединены соответственно с первыми входами элементов И тринадцатой и четырнадцатой групп, вторые выходы которых соединены соответственно с десятым и одиннадцатым выходом распределителя импульсов, выходы элементов И тринадцатой группы соединены с входами выходного регистра, вторые, третьи, четвертые, пятые и шестые выходы элементов ИЛИ первой группы соединены соответственно с выходами элементов И пятой, шестой, седьмой, восьмой и четырнадцатой групп.

2. Преобразователь по п.1, отличаящийся тем, что в нем сумматор с основанием $p=-1+j$ состоит из идентичных разрядов, каждый из которых содержит трехходовой элемент ИЛИ, триггер, дифференцирующий элемент, формирователь импульсов и два последовательно соединенных элемента задержки, выходы которых являются первым и вторым выходами переноса разряда сумматора с основанием $p=-1+j$, информационный вход и первый и второй входы переноса которого соединены с первым, вторым и третьим входами элемента ИЛИ, выход которого соединен с счетным входом триггера, выход триггера является разрядным выходом сумматора с основанием $(-1+j)$ и соединен с входом дифференцирующего элемента, выход которого через формирователь импульсов соединен с входом первого элемента задержки.


Источники информации, принятые во внимание при экспертизе

1. Хмельник С.И. Позиционное кодирование комплексных чисел. - "Вопросы радиоэлектроники". Сер. ХП, вып. 9, 1966.


2. Акушский И.Я., Амербаев В.М., Пак И.Т. Основы машинной арифметики комплексных чисел. Алма-Ата, "Наука" 1970, с.87-103 (прототип).



Фиг.1



Фиг.2



Составитель М.Аршавский
Редактор Ю.Середа Техред С.Мигунова

Корректор А.Гриценко

Заказ 7513/68 Тираж 731

Подписьное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", г.Ужгород, ул.Проектная, 4