



Государственный комитет  
С С С Р  
по делам изобретений  
и открытий

# О П И С А Н И Е ИЗОБРЕТЕНИЯ

(11) 972590

## К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(61) Дополнительное к авт. свид-ву -

(22) Заявлено 13.04.81 (21) 3271168/18-24

с присоединением заявки №

(23) Приоритет -

Опубликовано 07.11.82. Бюллетень № 41

Дата опубликования описания 07.11.82

(51) М. Кл.<sup>3</sup>

G 11 C 11/00

(53) УДК 681.327


(088.8)

(72) Авторы  
изобретения

В. К. Конопелько

(71) Заявитель

Минский радиотехнический институт



## (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к запоминающим устройствам и может быть использовано при создании систем памяти на базе интегральных запоминающих устройств.

Известно устройство, содержащее накопитель, схемы логики обрамления и коррекции, в котором при неразрушающем считывании информации необходимо повторно инвертировать слово и производить его запись в накопитель [1].

Недостатком этого устройства является низкое быстродействие.

Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее накопитель, одни входы которого соединены с выходами адресного блока, выходы накопителя соединены с выходами регистра кодового слова, входами блока коррекции информации и первыми входами сумматоров по модулю два, вторыми выходами блока коррекции информации, вторые выходы которого соединены с выходами блока определения допустимого числа ошибок, выходом соединенного с выходом триггера, одни выходы сумматоров по модулю два соединены с первыми выходами выходного регистра, вторым

ходом соединенного с соответствующим выходом сумматора по модулю два, входной регистр, первые входы которого соединены с шинами записи информации, шиной записи нуля и входами блока кодирования, вторые входы входного регистра соединены с выходами блока кодирования [2].

Недостатком этого устройства является то, что в нем в режиме записи производится контрольное считывание независимо от наличия и допустимого числа ошибок, что снижает его быстродействие.

Целью изобретения является повышение быстродействия устройства. Поставленная цель достигается тем, что в запоминающее устройство, содержащее накопитель, одни из входов которого соединены с выходами адресного блока, а выходы подключены ко входам буферного регистра, входам блока коррекции информации и первым входам сумматоров по модулю два, блок кодирования информации, счетчик ошибок, триггер, входной и выходной регистры, причем вторые выходы сумматоров по модулю два соединены с одними из выходов блока коррекции информа-

15

20

25

30

ции, другие выходы которого подключены ко входам счетчика ошибок, выход которого соединен с входом триггера, информационные входы выходного регистра подключены к выходам первого, второго и третьего сумматоров по модулю два, а управляющий вход выходного регистра соединен с выходом четвертого сумматора по модулю два, одни из входов и выходы блока кодирования информации подключены к одним из выходов и входов входного регистра, другие входы которого соединены с другими входами блока кодирования информации и являются входами устройства, введен мультиплексор, одни из входов которого подключены соответственно к инверсным выходам буферного регистра и к выходу триггера, а другие входы - к другим выходам входного регистра, выходы мультиплексора соединены с другими входами накопителя.

На чертеже представлена функциональная схема предложенного устройства.

Устройство содержит накопитель 1 со входами 2, адресный блок 3, входы 4, мультиплексор 5 со входами 6-8, входной регистр 9, буферный регистр 10, триггер 11, входы 12 и вход 13, предназначенные соответственно для записи информации и нулевого сигнала, блок 14 кодирования с выходами 15, блок 16 коррекции информации со входами 17, первый 18.1, второй 18.2, третий 18.3 и четвертый 18.4 сумматоры по модулю два, выходы 19 и 20 блока коррекции информации, счетчик 21 ошибок с выходом 22, выходной регистр 23 с информационными 24 и управляющим 25 входами и выходами 26.

Устройство работает следующим образом.

В режиме записи информации устройство работает обычным образом. Данные, поступающие по входам 12, дополненные нулевым символом на входе 13, поступают на входы регистра 9 и блока 14. Блок 14 вычисляет значения проверочных разрядов, которые одновременно с информацией, поступающей по входам 12 и 13, помещаются в регистр 9 и далее в накопитель 1 по адресу, вычисленному блоком 3. При этом на выходе 7 триггера 11 - нулевой сигнал.

В режиме считывания информации из ячейки накопителя 1 перезаписывается в регистр 10 и одновременно поступает в блок 16. При этом возможны следующие случаи: в слове нет ошибок, имеется допустимое число ошибок или больше допустимого числа. Если в слове нет ошибок, т.е. вычисленный блоком 16 и поступающий на выходы 20 код равен нулю ( $S=0$ ), в

этом случае в триггер 11 запишется нулевой сигнал и на выходах 19 блока 16 также будут нулевые сигналы. Считываемое слово через сумматоры 18.1-18.4 и регистр 23 поступает без изменения на выходы 26 устройства.

Если в слове имеется допустимое число ошибок, тогда на выходах 20 код не равен нулю, но на выходе 22 блока 21 вновь нулевой сигнал, который запишется в триггер 11. На выходах 19 блока 16 появится сигнал, который исправит на сумматорах 18 ошибочно считываемую информацию на правильную. При этом на выходе 25 четвертого сумматора 18.4 будет нулевой сигнал и слово без изменения поступит на выходы 26 устройства.

Если в считываемом слове ошибок больше, чем их допустимое, но обнаруживаемое кодом число, тогда на выходах 20 код не равен нулю и на выходе 22 блока 21 появится единичный сигнал, который запишется в триггер 11 и разрешит повторную запись в накопитель 1 инвертированного кодового слова из регистра 10. При повторном считывании инверсного слова блок 16 вычислит значение кода  $S$  на выходах 20. Если при этом  $S \neq 0$  и на выходе 22 блока 21 будет вновь единичный сигнал, то это означает, что произошла некорректируемая ошибка. Если же  $S \neq 0$  и на выходе 22 блока 21 будет нулевой сигнал, то считываемое инверсное слово корректируется сигналами с выходов 19 блока 16. При этом на выходе 25 сумматора 18.4 появится единичный сигнал. Этот сигнал произведет инвертирование считываемого слова в регистре 23 и тем самым слово поступит на выходы 26 устройства правильным.

На этом цикл считывания окончен. При повторном обращении к данному слову через какой-то промежуток времени при считывании по значению сигнала на выходе 25 сумматора 18.4 можно определить, каким хранится слово: инвертированным или нет. (Для того, чтобы инверсное слово также было кодовым, необходимо, чтобы используемый код содержал слово, состоящее из одинаковых единиц или в порождающей матрице кода в приведенно-ступенчатом виде все столбцы имели нечетное число единиц).

Поясним сказанное примером с использованием удлиненного кода Хемминга с кодовым расстоянием  $d$ , равным четырем, и проверочной матрицей  $H$ :

$$\begin{array}{cccccccccccccc}
 0 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 1 & 1 & 1 & 0 & 0 & 0 & 0 \\
 0 & 1 & 1 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 1 & 0 & 1 & 0 & 0 \\
 H = & 1 & 0 & 1 & 1 & 0 & 1 & 1 & 0 & 0 & 1 & 1 & 0 & 0 & 1 & 0 \\
 & 1 & 1 & 0 & 1 & 1 & 0 & 1 & 0 & 1 & 0 & 1 & 0 & 0 & 0 & 1 \\
 & 1 & 1 & 1 & 0 & 1 & 1 & 0 & 1 & 0 & 0 & 1 & 0 & 0 & 0 & 1
 \end{array}$$

Применение данного кода в устройстве позволяет исправить один отказ, один сбой элементов памяти или два отказа элементов памяти. При появлении одной ошибки  $S \neq 0$  и имеет нечетный вес, при появлении двойной ошибки  $S \neq 0$  и имеет четный вес, что определяется блоком 21, который выдаст на выход 22 в первом случае нулевой сигнал, во втором случае единичный. При этом в считываемом слове либо нет ошибок, либо есть одна ошибка, либо появилось две ошибки.

Рассмотрим случай, когда появилась две ошибки.

Пусть они вызваны отказами элементов памяти. Тогда в триггер 11 запишется единичный сигнал и инверсное слово с регистра 10 записывается повторно в накопитель 1. При повторном считывании код инверсного слова равен нулю ( $S=0$ ), так как несогласованная с состоянием отказавших элементов памяти информация стала согласованной. Однако на выходе 25 сумматора 18.4 появится единичный сигнал, который произведет инвертирование инверсного считываемого слова в регистре 23, и исправленное слово поступит правильным на выходе 26 устройства.

Пусть ошибки вызваны одним отказом и одним сбоем элементов памяти. В этом случае в триггер 11 запишется единичный сигнал и инверсное слово с выходов 6 регистра 10 записывается в накопитель 1. При повторном считывании код инверсного слова не равен нулю ( $S \neq 0$ ), но на выходе блока 21 будет нулевой сигнал, обозначающий наличие одной ошибки в слове, так как несогласованная с состоянием отказавшего элемента памяти информация стала согласованной, а инвертирование разряда с ошибкой из-за сбоя элемента памяти, не позволило сделать информацию согласованной, поскольку элемент памяти исправен. Тогда на сумматорах 18.1-18.4 произойдет исправление ошибки из-за сбоя элемента памяти сигналами с выходов 19 блока 16. При этом на выходе 25 сумматора 18.4 будет единичный сигнал, который проинвертирует инверсное считываемое слово в регистре 23. С выходов 26 регистра 23 будет считываться исправленное слово.

Таким образом, в случаях, когда ошибок нет или число ошибок меньше или равно их допустимому числу, не производится контрольного считывания

в режиме записи, как в известном устройстве, а слово поступает на выход скорректированным и время записи - считывания информации из устройства уменьшено на один цикл контрольного считывания информации.

5 Технико-экономический эффект предложенного устройства заключается в его более высоком быстродействии по сравнению с известным.

10

### Формула изобретения

Запоминающее устройство, содержащее накопитель, одни из входов которого соединены с выходами адресного блока, а выходы подключены к входам буферного регистра, входам блока коррекции информации и первым входам 15 сумматоров по модулю два, блок кодирования информации, счетчик ошибок, триггер, входной и выходной регистры, причем вторые входы сумматоров по модулю два соединены с одними из выходов блока коррекции информации, другие 20 выходы которого подключены к входам счетчика ошибок, выход которого соединен с входом триггера, информационные входы выходного регистра подключены к выходам первого, второго и третьего сумматоров по модулю два, а управляющий вход выходного регистра соединен с выходом четвертого сумматора по модулю два, одни из входов 25 и выходы блока кодирования информации подключены к одним из выходов и входам выходного регистра, другие входы которого соединены с другими входами блока кодирования информации и являются входами устройства, отражающими 30 состояние тем, что, с целью повышения быстродействия устройства, в него введен мультиплексор, одни из входов которого подключены соответственно к инверсным выходам буферного регистра и к выходу триггера, а другие входы - к другим выходам 35 входного регистра, выходы мультиплексора соединены с другими входами накопителя.


50

Источники информации, принятые во внимание при экспертизе

1. Самофалов К.Г., Корнейчук В.И., Городний А.В. Структурно-логические методы повышения надежности запоминающих устройств. М., "Машиностроение", 1976, с.51-63.

55 2. Авторское свидетельство СССР по заявке № 2926461/18-24, кл. G 11 C 11/00, 03.03.81 (прототип).

60



Составитель Т.Зайцева

Редактор Н.Гунько

Техред А.Ач.

Корректор М.Демчик

Заказ 8526/45

Тираж 622

Подписьное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ИПП "Патент", г. Ужгород, ул. Проектная, 4