



Государственный комитет
СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 980165

(61) Дополнительное к авт. свид-ву -

(22) Заявлено 02.06.81 (21) 3292811/18-24

с присоединением заявки № -

(23) Приоритет -

Опубликовано 07.12.82, Бюллетень № 45

Дата опубликования описания 10.12.82

(51) М. Кл.³

G 11 C 29/00


(53) УДК 681.327
(088.8)

(72) Авторы
изобретения

В.К. Конопелько и А.И. Сухопаров

(71) Заявитель

Минский радиотехнический институт



(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ДЕФЕКТНЫХ ЭЛЕМЕНТОВ ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано при изготовлении больших интегральных схем запоминающих устройств.

Известно запоминающее устройство с коррекцией дефектных элементов памяти, содержащее матрицу элементов памяти, схемы логики обрамления и коррекции [1].

Недостатками устройства являются низкое быстродействие и сложность схем коррекции.

Наиболее близким по технической сущности к предлагаемому является запоминающее устройство с коррекцией дефектных элементов памяти, содержащее дешифратор адреса слова, соединенный с адресными шинами матрицы элементов памяти, разрядные шины которой соединены с выходами первых и вторых вентилей, информационными входами первого и второго блоков считывания, управляющие входы первого блока считывания соединены с выходами дешифратора адреса разряда и с первыми входами первых вентилей, вторые, третьи и четвертые входы первых и вторых вентилей соединены соответственно с шинами разрешения

записи, записи, управления и первым входом выходного блока, входы дешифратора адреса разряда соединены с адресными входами элементов И программируемой логической матрицы выходы элементов И программируемой логической матрицы соединены с входами элемента ИЛИ-НЕ, выходом соединенного с пятими входами первых вентилей, прямым и инверсным входами первого и второго элементов И, вторые входы первого и второго элементов И соединены соответственно с выходами первого и второго блоков считывания, выходы первого и второго элементов И соединены с входами элемента ИЛИ, выходом соединенного с вторым входом выходного блока [2].

Недостатком этого устройства является низкая надежность из-за невозможности коррекции дефектных элементов памяти в дополнительных разрядах.

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в запоминающее устройство с коррекцией дефектных элементов памяти, содержащее запоминающую матрицу, дешифраторы адреса, блоки считывания

программируемую логическую матрицу, элемент ИЛИ-НЕ, группы элементов И, элемент ИЛИ, элементы И и блок вывода информации, причем первые, вторые и третьи входы элементов И первой и второй групп соответственно объединены и являются входом разрешения записи, входом записи и входом управления устройства, выходы первого дешифратора адреса подключены к адресным шинам запоминающей матрицы, основные разрядные и управляющие шины которой соединены соответственно с прямыми выходами элементов И первой группы и входами первого блока считывания и с инверсными выходами элементов И первой группы, дополнительные разрядные и управляющие шины запоминающей матрицы подключены соответственно к прямым выходам элементов И второй группы и входам второго блока считывания и к инверсным выходам элементов И второй группы, управляющие входы первого блока считывания соединены с выходами второго дешифратора адреса и четвертыми входами элементов И первой группы, пятые входы которых подключены к выходу элемента ИЛИ-НЕ и первым входам первого и второго элементов И, вторые входы которых соединены соответственно с выходами первого и второго блоков считывания, а выходы - с входами элемента ИЛИ, выход которого подключен к первому входу блока вывода информации, второй вход которого соединен с третьими выходами элементов И первой и второй групп, а выход явлется выходом устройства, выходы программируемой логической матрицы подключены к входам второго дешифратора адреса, а выходы - к входам элемента ИЛИ-НЕ, введена третья группа элементов И, первые и вторые входы которых подключены соответственно к выходам программируемой логической матрицы, а выходы - к четвертым входам одних из элементов И второй группы и к одним из управляющих входов второго блока считывания, другой управляющий вход которого соединен с четвертым входом другого элемента И второй группы и одним из входов элемента ИЛИ-НЕ.

На чертеже приведена функциональная схема устройства.

Устройство содержит запоминающую матрицу 1 с элементами 2 памяти, первый 3 и второй 4 дешифраторы адреса, первый 5 и второй 6 блоки считывания, первая 7 и вторая 8 группы элементов И, управляющие входы 9 первого блока считывания, разрядные шины 10 запоминающей матрицы, вход 11 разрешения записи устройства, входы 12 записи и 13 управления устройства, и адресные входы 14 и 15 устройства.

Устройство содержит также программируемую логическую матрицу 16, выполненную на элементах И 17 с выходами 18, элемент ИЛИ-НЕ 19, третью группу элементов И 20 с выходами 21, блок 22 вывода информации, первый 23 и второй 24 элементы И и элемент ИЛИ 25, выход 26 устройства.

Устройство работает следующим образом.

При изготовлении при обнаружении дефектных элементов памяти в матрице 1 в элементы И 17 матрицы 16 заносятся адреса основных разрядов матрицы 1, которые содержат дефектные элементы памяти. Программирование матрицы 16 осуществляется путем пережигания в ней плавких связей. В том случае, если подключенный дополнительный разряд элементов 2 памяти управляемый элементами И 8 содержит дефектные элементы 2 памяти, то программируемый адрес вновь заносится в элементы И 17 следующего слова матрицы 16.

При эксплуатации при записи информации на соответствующие шины устройства подаются сигналы разрешения записи 11, записи 12 и управления 13. При этом происходит возбуждение шин дешифраторов 3 и 4 в соответствии с кодом адреса опрашиваемого элемента 2 памяти матрицы 1. Возбужденная шина дешифратора 3 подключает элементы 2 памяти матрицы 1 выбранного слова к разрядным шинам 10. Одновременно происходит сравнение входного адреса опрашиваемого разряда, поступающего на входы 15 с информацией о дефектных разрядах, содержащейся в матрице 16.

Если опрашивается исправный основной разряд матрицы 1, управляемый элементами И 7, то на выходах 18 матрицы 16 появляются нулевые сигналы, которые устанавливают на выходе элемента ИЛИ-НЕ 19 единичный сигнал, а на выходах 21 элементов И 20 - нулевые сигналы. Эти сигналы открывают элементы И 7 и закрывают элементы И 8. Тогда в основной разряд матрицы 1, открытый сигналом одного из выходов 9 дешифратора 4 происходит запись входной информации, поступающей по входу 12.

Если опрашиваются дефектный основной разряд матрицы 1 и исправный дополнительный разряд матрицы 1, то на одном из выходов 18 появляется единичный сигнал, который устанавливает на выходе элемента ИЛИ-НЕ 19 и выходах 21 элементов И 20, кроме одного выхода, нулевые сигналы, которые закрывают элементы И 7 и 8, кроме одного. Таким образом, в дополнительный разряд матрицы 1, управляемый открытым элементом И 8,

произойдет запись входной информации.

Если же опрашиваются дефектный основной разряд и, например два дополнительных разряда, что говорит о дефектности одного из них, то на двух соседних выходах 18 появляются единичные сигналы.

Поскольку соответствующий второму из опрашиваемых дополнительных разрядов матрицы 1 сигнал с соответствующего выхода 18 поступает на инверсный вход соседнего элемента И 20, то устанавливаются нулевые сигналы на выходах элемента ИЛИ-НЕ 19 и этого и других элементов И 20, кроме элемента И 20, соответствующего второму из опрашиваемых дополнительных разрядов матрицы 1. В результате в этот дополнительный разряд матрицы 1, открытый элементом И 8, произойдет запись входной информации.

В режиме считывания сигналы по входам 11 и 12 отсутствуют. При этом элементы И 7 и 8 заперты, а сигнал о состоянии опрашиваемого основного элемента памяти матрицы 1 поступает с выхода блока 5 считывания на вход элемента И 23.

Если опрашивается исправный основной разряд матрицы 1, то на выходе элемента ИЛИ-НЕ 19 устанавливается, как в режиме записи, единичный сигнал, который открывает элемент И 23, и информация поступает на выход 26 устройства через блок 22.

Если же опрашивается дефектный основной разряд матрицы 1, то на одном из выходов 21 элементов И 20 появляется единичный сигнал, который разрешает поступление на вход элемента И 24 сигнала с исправного дополнительного разряда матрицы 1 через блок 6. Поскольку на выходе элемента ИЛИ-НЕ 19 нулевой сигнал, который открывает элемент 24, то правильно хранимая информация с дополнительного разряда матрицы 1 поступает на выход 26 устройства.

Таким образом, предлагаемое устройство позволяет производить коррекцию дефектных элементов 2 памяти не только в основных, но и в дополнительных разрядах матрицы 1, что повышает его надежность, поскольку если в соседних словах матрицы 16 хранится один и тот же адрес, обращение при записи и считывании происходит к одному дополнительному разряду матрицы 1, а не к двум сразу, как в прототипе.

Технико-экономическое преимущество предлагаемого устройства заключается в его более высокой надежности.


Формула изобретения

Запоминающее устройство с коррекцией дефектных элементов памяти, со-

дർжащее запоминающую матрицу, дешифаторы адреса, блоки считывания, программируемую логическую матрицу, элемент ИЛИ-НЕ, группы элементов И, элемент ИЛИ, элементы И и блок вывода информации, причем первые, вторые и третьи входы элементов И первой и второй групп соответственно объединены и являются входом разрешения записи, входом записи и входом 10 управления устройства, выходы первого дешифатора адреса подключены к адресным шинам запоминающей матрицы, основные разрядные и управляющие шины которой соединены соответственно 15 с прямыми выходами элементов И первой группы и входами первого блока считывания и с инверсными выходами элементов И второй группы, дополнительные разрядные и управляющие шины запоминающей матрицы подключены соответственно к прямым выходам элементов И второй группы и входам второго блока считывания и к инверсным выходам элементов И второй группы, управляющие входы первого блока считывания соединены с выходами второго дешифатора адреса и четвертыми входами элементов И первой группы, пятые входы которых подключены к выходу 20 элемента ИЛИ-НЕ и первым входам первого и второго элементов И, вторые входы которых соединены соответственно с выходами первого и второго блоков считывания, а выходы - с входами элемента ИЛИ, выход которого подключен к первому входу блока вывода информации, второй вход которого соединен с третьими входами элементов И первой и второй групп, а выход является выходом устройства, входы 30 программы логической матрицы подключены к входам второго дешифатора адреса, а выходы - к входам элемента ИЛИ-НЕ; отличие в том, что, с целью повышения 35 надежности устройства, в него введена третья группа элементов И, первые и вторые входы которых подключены соответственно к выходам программируемой логической матрицы, а выходы - к четвертым входам одних из элементов И второй группы и к одним из управляющих входов второго блока считывания, другой управляющий вход которого соединен с четвертым входом 40 другого элемента И второй группы и одним из входов элемента ИЛИ-НЕ.

Источники информации, принятые во внимание при экспертизе.

1. Авторское свидетельство СССР по заявке № 2883238/18-24, кл. Г 11 С 29/00, 1980.
2. Сад Р., Харди К. Повышение быстродействия статических ЗУПВ.-"Электроника", 1980, № 20, с. 25-34 (прототип).



Составитель Т. Зайцева

Редактор Е. Лушникова

Техред А.Ач

Корректор А. Дзятко

Заказ 9368/42

Типаж 622

Популярное

вНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППС "Патент" г. Ухта, ул. Пролетарская, д. 4, к.

Филиал №1111 патент, г. ужгород, ул. Проектная, 4