




СОЮЗ СОВЕТСКИХ  
СОЦИАЛИСТИЧЕСКИХ  
РЕСПУБЛИК

(19) SU (11) 1015381 A

3 (50) G 06 F 7/58

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР  
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

# ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- (21) 3297917/18-24  
(22) 04.06.81  
(46) 30.04.83, Бюл. № 16  
(72) Э. А. Баканович и В. П. Лозицкий  
(71) Минский радиотехнический институт  
(53) 681.325 (088.8)  
(56) 1. Бобнев М. П. "Генерирование случайных сигналов". М., Энергия, 1971.  
2. Авторское свидетельство СССР № 370717, кл. G 06 F 7/58, 1971.  
3. Авторское свидетельство СССР по заявке № 3276948/24, кл. G 06 F 7/58, 1981 (прототип).  
(54) (57) 1. ГЕНЕРАТОР СЛУЧАЙНОГО ПРОЦЕССА, содержащий датчик случайных чисел, выход которого через блок формирования тригонометрических функций соединен с первым входом блока умножения, второй вход которого подключен к выходу первого блока памяти, вход которого является выходом генератора, блок быстрого преобразования Фурье, первый выход которого соединен с информационным входом первого коммутатора, первый и второй выходы которого соединены с информационными входами соответственно второго и третьего блоков памяти, управляющие входы которых подключены соответственно к первому и второму выходам второго коммутатора, информационный вход которого подключен к первому выходу блока формирования интервалов времени, второй выход которого соединен с первым входом блока выбора реализации; второй вход которого соединен с вторым выходом блока быстрого преобразования Фурье,

первый вход которого подключен к первому выходу блока выбора реализации, выход второго блока памяти соединен с первым информационным входом третьего коммутатора, первый выход которого соединен с входом цифро-аналогового преобразователя, выход которого является выходом генератора, второй выход блока выбора реализации соединен с управляющими входами первого, второго и третьего коммутаторов, выход третьего блока памяти соединен с вторым информационным входом третьего коммутатора, отличающимся тем, что, с целью повышения надежности генератора, он содержит схему сравнения, четвертый коммутатор, четвертый блок памяти, управляющий и информационный входы которого подключены соответственно к первому и второму выходам блока умножения, а выход четвертого блока памяти соединен с первыми входами схемы сравнения и четвертого коммутатора, выход которого соединен с вторым входом блока быстрого преобразования Фурье, выход которого соединен с вторым входом схемы сравнения, выход которой соединен с третьим входом блока выбора реализации, первый выход которого соединен с вторым входом четвертого коммутатора, третий вход которого подключен к второму выходу третьего коммутатора.

2. Генератор по п. 1, отличающимся тем, что блок выбора реализации содержит три триггера, элемент И, элемент ИЛИ и элемент задержки, вход которого явля-

SU 1015381 A

ется первым входом блока и объединен с первым входом элемента И, выход которого соединен с единичным входом первого триггера, нулевой вход которого соединен с первым входом элемента ИЛИ, выход которого соединен с единичным входом второго триггера, выход которого соединен с вторым входом второго элемента И, второй вход блока подключен к единичному входу

третьего триггера, нулевой вход которого объединен с нулевым входом первого триггера и подключен к шине "Установка", выход элемента задержки соединен с вторым входом элемента ИЛИ, нулевой вход второго триггера является третьим входом блока, первым и вторым выходами которого являются соответственно выходы третьего и первого триггеров.

1 Изобретение относится к вычислительной технике и может быть использовано для имитации случайных процессов с заданными и программными управляемыми спектральными характеристиками в вычислительно-моделирующих комплексах для управления испытаниями изделий электронной и другой техники на механические, вибрационные, электрические и другие воздействия, а также при построении моделирующей аппаратуры для исследования и оптимизации структурно сложных систем.

Известен генератор случайного процесса, содержащий один или несколько формирующих фильтров для придачи случайному процессу требуемых спектральных свойств. Управление спектральной плотностью мощности случайногопроцесса на выходе таких генераторов осуществляется изменением частотной характеристики формирующих фильтров. Однако с практической точки зрения проектирование и изготовление формирующих фильтров с перестраиваемой в широком частотном диапазоне характеристикой представляет собой достаточно трудную техническую задачу [1].

Формирующие фильтры, разработанные на основе аналогичных средств, достаточно просты и стабильны, однако нетехнологичны и их простые конфигурации допускают перестройку частотных свойств в широких диапазонах только механическим путем. Реализация формирующих цепей цифровыми средствами частично лишена этих недостатков, однако расчет параметров формирующих фильтров по известной частотной характеристике достаточно сложен, так как требует выпол-

нения интегральных преобразований. Кроме того, с аппаратурной точки зрения эти устройства оказываются очень емкими при воспроизведении случайных процессов с высокой разрешающей способностью, т.е. при задании большого числа значений спектральной плотности мощности случайного процесса, так как аппаратурные затраты растут пропорционально числу заданных значений спектральной характеристики.

Известно также устройство, использующее для формирования выходного случайного процесса множество импульсных потоков. Такое устройство содержит в своем составе множество генераторов импульсов, элементы И, элемент ИЛИ и некоторые другие вспомогательные элементы. Процесс на выходе таких генераторов представляет собой последовательность импульсных сигналов определенной формы, следующих через случайные интервалы времени, причем управляемой статистической характеристикой выходного случайного процесса является функция распределения случайных временных интервалов [2].

Недостатком данных устройств являются ограниченные возможности их использования для генерирования случайных процессов с заданными спектральными характеристиками, так как несмотря на однозначную связь спектральных характеристик процесса и функции распределения случайных временных интервалов решить обратную задачу, т.е., определить требуемую функцию распределения случайных временных интервалов по заданной спектральной плотности мощности оказывается затруднительным как из-за

сложности математических преобразований, так и из-за ограниченности класса воспроизводимых спектральных плотностей мощности.

Наиболее близким к предлагаемому техническим решением является генератор случайного процесса, содержащий датчик случайных чисел, блок умножения, блок формирования тригонометрических функций, блок формирования интервалов времени, блоки памяти, коммутаторы, блок выбора реализации, блок быстрого преобразования Фурье и цифро-аналоговый преобразователь [3].

Известное устройство позволяет получать на выходе случайный процесс с заданными спектральными характеристиками.

Основным недостатком известных устройств является невысокая надежность их функционирования, так как в них не применены специальные средства для обнаружения и устранения ошибок. В то же время в ряде практических применений устройства к нему предъявляются высокие требования по надежности.

Цель изобретения - повышение надежности функционирования устройства за счет контроля его работы.

Для достижения поставленной цели в генератор случайного процесса, содержащий датчик случайных чисел, выход которого через блок формирования тригонометрических функций соединен с первым входом блока умножения, второй вход которого подключен к выходу первого блока памяти, вход которого является выходом генератора, блок быстрого преобразования Фурье, первый выход которого соединен с информационным входом первого коммутатора, первый и второй выходы которого соединены с информационными входами соответственно второго и третьего блоков памяти, управляющие входы которых подключены соответственно к первому и второму выходам второго коммутатора, информационный вход которого подключен к первому выходу блока формирования интервалов времени, второй выход которого соединен с первым входом блока выбора реализаций, второй вход которого соединен с вторым выходом блока быстрого преобразования Фурье, первый вход которого подключен к первому выходу блока выбора

реализации, выход второго блока памяти соединен с первым информационным входом третьего коммутатора, первый выход которого соединен с входом цифро-аналогового преобразователя, выход которого является выходом генератора, второй выход блока выбора реализации соединен с управляющими входами первого, второго и третьего коммутаторов, выход третьего блока памяти соединен с вторым информационным входом третьего коммутатора, введены схема сравнения, четвертый коммутатор, четвертый блок памяти, управляющий и информационный входы которого подключены соответственно к первому и второму выходам блока умножения, а выход четвертого блока памяти соединен с первыми входами схемы сравнения и четвертого коммутатора, выход которого соединен с вторым входом блока быстрого преобразования Фурье, выход которого соединен с вторым входом схемы сравнения, выход которой соединен с третьим входом блока выбора реализации, первый выход которого соединен с вторым входом четвертого коммутатора, третий выход которого подключен к второму выходу третьего коммутатора.

Кроме того, блок выбора реализации содержит три триггера, элемент И, элемент ИЛИ и элемент задержки, вход которого является первым входом блока и объединен с первым входом элемента И, выход которого соединен с единичным входом первого триггера, нулевой вход которого соединен с первым входом элемента ИЛИ, выход которого соединен с единичным входом второго триггера, выход которого соединен с вторым входом второго элемента И, второй вход блока подключен к единичному входу третьего триггера, нулевой вход которого объединен с нулевым входом первого триггера и подключен к шине "Установка", выход элемента задержки соединен с вторым входом элемента ИЛИ, нулевой вход второго триггера является третьим выходом блока, первым и вторым выходами которого являются соответственно выходы третьего и первого триггеров.

55

На фиг. 1 приведена блок-схема предлагаемого генератора; на фиг. 2 - схема блока выбора реализации; на

фиг. 3 - схема блока формирования интервалов времени; на фиг. 4- диаграмма работы генератора.

Генератор содержит блоки 1-4 памяти, коммутаторы 5-8, блок 9 быстрого преобразования Фурье, блок 10 умножения, датчик 11 случайных чисел, блок 12 формирования тригонометрических функций, блок 13 выбора реализации, блок 14 формирования интервалов времени, схему 15 сравнения, цифро-аналоговый преобразователь 16.

Рассмотрим основные функции, выполняемые каждым из структурных элементов устройства.

Первый блок 1 памяти предназначен для приема с входа устройства и хранения коэффициентов амплитудного спектра  $P_F(k)$ , определяемых из соотношения

$$P_F(k) = \sqrt{\frac{G(t)}{T}}, \quad (1)$$

где  $G(t)$  - заданная спектральная плотность мощности генерирующего случайного процесса;

$N$  - число заданных значений спектральной плотности мощности;

$T$  - длина одной реализации ( $T = N^t \Delta t$ );

$N^t$  - число точек в одной реализации случайного процесса ( $N^t = 2^m$ ,  $m = 2, 3, \dots$ );

$\Delta t$  - шаг дискретизации по времени;

$\Delta f$  - шаг дискретизации по частоте ( $\Delta f = 1/T$ ).

Второй блок 2 памяти предназначен для хранения исходного массива комплексных случайных коэффициентов спектра  $C_x(i)$  по адресам  $i = 0, 1, 2, \dots, N^t - 1$ . Запись этого массива осуществляется за  $N^t/2$  такта (по два коэффициента в каждом такте). В первом такте информации, поступающей на первый и второй входы, записывается соответственно в ячейки с адресами 0 и  $N^t/2$ , в остальных тактах информация с первого и второго выходов записывается в ячейки памяти  $(j-1)$  и  $(N - j + 1)$  соответственно ( $j$  - номер такта записи,  $j = 2, 3, \dots, N^t/2$ ).

Блоки 3 и 4 памяти совершенно идентичны и предназначены для хранения  $N^t$  вещественных значений  $U(i)$ ,  $i = 0, 1, 2, \dots, N^t - 1$ , представляющих од-

ну реализацию случайного процесса, записываемых с первых входов блоков. Последовательное считывание информации осуществляется по импульсам, поступающим на их вторые входы.

Коммутаторы 6 и 7 предназначены для коммутации информации, поступающей на их первые входы, на первый (второй) выходы при единичном (нулевом) сигнале на вторых (управляющих) входах.

Коммутатор 8 обеспечивает передачу информации, поступающей на его первый и третий входы, соответственно на второй и первый выходы при единичном сигнале на втором (управляющем) входе и соответственно на первый и второй выходы при нулевом сигнале на втором входе.

Блок 9 быстрого преобразования Фурье предназначен для выполнения по одному из известных алгоритмов быстрого преобразования Фурье, причем при единичном управляющем сигнале на его втором входе он выполняет обратное быстрое преобразование Фурье, а при нулевом сигнале на втором входе - прямое быстрое преобразование Фурье. После окончания каждого преобразования (прямого или обратного) блок 9 быстрого преобразования Фурье формирует на втором выходе импульс конца преобразования. В качестве блока 9 может быть использовано любое известное устройство, осуществляющее как прямое, так и обратное быстрое преобразование Фурье.

Датчик 11 случайных чисел предназначен для формирования на своем выходе случайных равномерно распределенных на интервале  $(0, (N^t - 1))$  целых двоичных чисел.

Блок 12 формирования тригонометрических функций предназначен для формирования на своем выходе комплексных величин

$$\cos\left(\frac{2\pi k}{N^t}\right) - j \sin\left(\frac{2\pi k}{N^t}\right) \quad (2)$$

по каждому значению  $K$ , поступающему на его вход.

Практически блок 12 может быть реализован в виде постоянного запоминающего устройства, по последовательным адресам  $K = (K=0, 1, 2, \dots, N-1)$  которого записаны комплексные константы вида (2).

Блок 10 умножения выполняет операцию умножения действительных чи-

сел, поступающих на его второй вход, и комплексных чисел, поступающих на его первый вход. Для загрузки второго блока 2 памяти необходимо выполнить  $N'/2$  тактов умножения, причем блок 10 умножения имеет ту особенность, что в первом такте он выполняет непосредственную передачу числа на втором входе на первый выход (без умножения), а на втором выходе формируется нулевой двоичный код. В остальных  $N'/2-1$  тактах на первый выход результат умножения передается без изменения, а на второй выход - в комплексно-сопряженном по отношению к первому выходу виде.

Блок 13 осуществляет синхронизацию работы всех блоков устройства. Пример схемной реализации блока 13 приведен на фиг. 2. Для описания его работы воспользуемся временной диаграммой, представленной на фиг. 4.

Блок 13 содержит триггеры 17-19, элемент И 20, элемент 21 задержки, элемент ИЛИ 22, тактовый генератор 23. 25

Работу блока 13 рассмотрим, начиная с момента времени  $t_1$  (фиг. 2). В этот же момент все триггеры находятся в единичном состоянии. Тактовый генератор 23 предназначен для формирования регулярной последовательности импульсов с периодом следования  $\tau$ . В момент времени  $t_2$  импульс, поступивший со второго входа блока на второй (счетный) вход триггера 19, перебрасывает последний в противоположное (нулевое) состояние. Следующий импульс на втором входе блока 13 управления (момент времени  $t_3$ ) перебрасывает триггер 19 в единичное состояние. Появление на интервале времени  $(t_1, t_4)$  хотя бы одного импульса на третьем входе блока 13 вызывает установку по второму (установочному) входу триггера 18 в нулевое состояние, запрещая по второму входу прохождение через элемент И 20 импульса, поступившего в момент времени на первый вход блока 13, следовательно, триггер 17 продолжает оставаться в прежнем состоянии. Этот же импульс (на первом входе блока) проходит через элемент 21 задержки, элемент ИЛИ 22 на первый (установочный) вход триггера 18, устанавливая его в единичное состояние. Элемент 21 задержки должен задерживать импульсы на время, превышающее их длительность.

Если же к моменту времени  $t_4$  триггер 18 не сбросился в нулевое состояние, то поступивший в этот момент времени импульс на первом входе блока поступает на второй (счетный) вход триггера 17 и перебрасывает его в противоположное состояние. В дальнейшем описанная последовательность операций повторяется.

Для того, чтобы триггеры 17-19 перед началом работы находились в единичном состоянии, необходимо подать одиночный импульс на шину "Установка".

Блок 14 предназначен для формирования на первом своем выходе импульсов с интервалом следования

$$\Delta t = \frac{T}{N'} = k\tau,$$

где  $T$  - длина одной реализации случайного процесса;

$N'$  - количество точек в одной реализации;

$\tau$  - интервал между импульсами на выходе блока 14;

$k$  - масштабный коэффициент, изменив который можно управлять длительностью реализации случайного процесса,

На втором выходе блока 14 формируются через интервалы времени  $T$  импульсы конца развертки, информирующие блок 13 об окончании передачи на выход устройства очередной реализации и о необходимости передавать на вход устройства следующую реализацию.

Одна из возможных схемных реализаций блока 14 приведена на фиг. 3 и включает счетчики 24 и 25 суммирующего типа, регистры 26 и 27, схемы 28 и 29 сравнения, элементы И 30 и 31. Счетчик 24, регистр 26, схема 28 сравнения и элемент И 30 предназначены для формирования на первом выходе блока регулярной последовательности импульсов с управляемым интервалом между ними  $\Delta t$ . На вход блока развертки поступают опорные регулярные импульсы с интервалом следования  $\tau$ . В регистре 26 хранится двоичный код  $K$  масштаба развертки. По каждому импульсу на входе блока развертки счетчик 24 увеличивает свое состояние на единицу.

Работу блока 14 рассмотрим с момента времени, когда счетчики 24 и 25 находятся в нулевом состоянии.

После поступления К-го импульса на вход блока в счетчике 24 устанавливается двоичный код числа К, а на выходе схемы 28 сравнения появляется уровень логической единицы, разрешающий по второму входу прохождение через элемент И 30 очередного (K+1)-го импульса. Проходя на первый выход блока развертки, этот импульс сбрасывает счетчик 24 в нулевое состояние. Описанная последовательность операций циклически повторяется в течение всего времени работы устройства. Таким образом, на первый выход блока развертки передается каждый (K+1)-й импульс. Следовательно, длительность временного интервала между ними составляет  $\Delta t = kT$ . Изменяя содержимое регистра 26, можно управлять интервалом времени  $\Delta t$ .

Работа второй части схемы блока 14 аналогична работе первой части за тем исключением, что в регистр 27 записывается код  $N'$ , а входными импульсами для этой части схемы являются импульсы на первом выходе блока развертки. Следовательно, на втором выходе блока развертки формируются импульсы с интервалом следования  $T = N'\Delta t$ .

Схема 15 сравнения предназначена для сравнения кодов, поступающих на ее первый и второй входы. В случае их несовпадения схема 15 сравнения выдает импульс ошибки.

Цифро-аналоговый преобразователь 16 обеспечивает представление входной последовательности дискретных случайных чисел в аналоговой форме.

Случайный процесс на выходе генератора представляется в виде последовательности реализаций длительностью  $T$  каждая. С целью повышения достоверности функционирования устройства каждая сформированная реализация вначале проверяется и только после положительного исхода проверки передается на выход.

Для формирования каждой реализации используется обратное быстрое преобразование Фурье.

Так как с помощью быстрого алгоритма формируется сразу вся реализация, а не ее отдельные точки, то для того, чтобы на выходе генератора формировался случайный процесс без перерывов, определяемых временем формирования следующей реализации, необ-

ходимо, чтобы в любой момент времени одна реализация (текущая) уже имелась в устройстве и передавалась на выход, а еще одна реализация находилась бы в процессе формирования или была уже сформирована.

Воспроизведенная генератором спектральная плотность мощности  $\delta(t)$  будет совпадать с заданной  $G(f)$  в точках  $K\Delta f, K=0, 1, 2, \dots, N'/2 - 1$ . Поэтому перед началом работы устройства с его входа в первый блок 1 памяти записываются коэффициенты  $P_F(K)$  амплитудного спектра, рассчитываемые в соответствии с (1).

Работу устройства рассмотрим, начиная с момента времени  $t_1$ . Предположим, что в блоке 4 памяти хранится сформированная и проверенная реализация случайного процесса, готовая к передаче на выход устройства.

Параллельно в устройстве протекают два процесса. Во-первых, импульсы с первого выхода блока 14 через коммутатор 7 (с первого входа на первый выход) поступают на второй вход блока 4 памяти и осуществляют последовательное считывание значений хранимой в нем реализации. Этот процесс по временной протяженности совпадает с длиной реализации  $T = N'\Delta t$ . Во-вторых, формируется и проверяется новая (следующая) реализация случайного процесса. Для этого перед началом формирования каждой реализации осуществляется загрузка в блок 2 памяти исходного массива  $C_X(i)$ .

Запись массива  $C_X(i)$  осуществляется за  $N'/2$  тактов, как было отмечено при описании назначения блока 2 памяти. Для этого в каждом такте на второй вход блока 10 умножения с выхода блока 1 памяти последовательно поступает коэффициент  $P_F(i)$ , а на первый вход поступают с выхода блока развертки комплексные случайные числа.


После этого полученный массив  $C_X(i)$  через коммутатор 5 (с первого входа на выход) поступает на первый вход блока 9 быстрого преобразования Фурье и последний переходит в режим выполнения обратного быстрого преобразования Фурье.


После окончания выполнения обратного преобразования блок 9 быстрого преобразования Фурье выдает на второй выход импульс конца обратного преобразования (момент времени  $t_2$ ), а на первый выход передает сформиро-

ванный массив (новую реализацию), который через коммутатор 6 (с первого входа на первый выход) записывается в блок 3 памяти.


С момента времени  $t_2$  начинается проверка полученной реализации. Для этого значения новой реализации последовательно считываются из блока 3 памяти и поступают через коммутаторы 10 8 и 5 на первый вход блока 9 быстрого преобразования Фурье, который переходит в режим вычисления прямого быстрого преобразования Фурье, (на втором управляющем входе установлен 15 лин. нулевой логический уровень). К моменту времени  $t_3$  блок 9 выдает на второй выход импульс конца прямого преобразования, а на первый выход - полученный комплексный спектр 20  $C_x(i)$ ,  $i=0,1,2,\dots,N-1$ . Спектр  $C_x^*(i)$  в память не записывается, а сравнивается со спектром  $C_x(i)$ , хранимым в блоке 2 памяти. Для этого коэффициенты  $C_x(i)$  и  $C_x^*(i)$  последовательно подаются соответственно на второй и первый входы схемы 15 сравнения. В случае несовпадения хотя бы одной пары коэффициентов на выходе схемы 15 сравнения формируется сигнал ошибки, который информирует блок 13 о том, что записанная в блоке 3 памяти реализация содержит ошибки и ее нельзя передавать на выход. На фиг. 4 показано, что за время  $(t_1, t_4)$  35 не произошло ни одной ошибки и сфор-

мированная реализация безошибочна.  
Поэтому в момент времени  $t_4$  логический уровень на втором выходе блока 13 управления изменяется на противоположный и на интервале  $(t_4, t_5)$  отрабатывается следующий цикл работы устройства, который отличается от предыдущего тем, что на выход устройства передается реализация, записанная в блоке 3 памяти, а вновь сформированная реализация записывается в блок памяти, так как изменилось управление коммутаторами 6-8. В этом цикле также не появились ошибки и в момент времени  $t_5$  логический уровень на втором выходе блока 13 опять изменяется на противоположный. Рассмотрим случай, когда во время вычислений происходит сбой (появляется ошибка, интервал времени  $(t_5, t_7)$ , т.е. при проверке сформированной реализации, хранимой в блоке 4 памяти, схема 15 сравнения выдала сигнал ошибки (момент времени  $t_6$ ). Поэтому в следующем цикле (интервал времени  $(t_7, t_8)$ ) нельзя передавать эту реализацию на выход. С этой целью в момент времени  $t_7$  сигнал на втором выходе блока 13 не изменяется и на выход устройства в следующем цикле второй раз подряд передается одна и та же реализация, хранимая в блоке 4 памяти, а в блок 3 записывается и проверяется еще одна реализация. В дальнейшем работа устройства повторяется.






Фиг.2



Фиг.3



ВНИИПИ Заказ 3217/46 Тираж 706 Подписьное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4