




СОЮЗ СОВЕТСКИХ  
СОЦИАЛИСТИЧЕСКИХ  
РЕСПУБЛИК

(19) SU (11) 1062881 A

3650 Н 04 Л 7/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР  
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ



# ОПИСАНИЕ ИЗОБРЕТЕНИЯ

## К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 3505970/18-09  
(22) 25.10.82  
(46) 23.12.83, Бюл. №47  
(72) А.И. Королев и О.Д. Купеев  
(71) Минский радиотехнический институт  
(53) 621.394.662 (088.8)  
(56) 1. Авторское свидетельство СССР  
№ 496690, кл. Н 04 Л 7/08, 1970.  
2. Авторское свидетельство СССР  
по заявке № 3277516/18-09,  
кл. Н 04 Л 7/08, 1981 (прототип).  
(54)(57) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИН-  
ХРОНИЗАЦИИ ПРИ ДВОИЧНОМ СВЕРТОЧНОМ  
КОДИРОВАНИИ, содержащее последова-  
тельно соединенные коммутатор, фор-  
мирователь проверочной последователь-  
ности, формирователь синдромной по-  
следовательности, первый блок совпа-  
дения, пороговый счетчик и формиро-  
ватель запрещающих сигналов, к вто-  
рому входу которого подключен форми-  
рователь тактовых импульсов через  
счетчик объема выборки, выход которо-  
го подсоединен к второму входу по-  
рогового счетчика, последовательно  
соединенные счетный триггер, второй  
блок совпадения и формирователь вре-  
менного интервала перезаписи, при  
этом второй вход второго блока совпа-  
дения объединен с входом счетчика  
объема выборки и подключен к инфор-  
мационному входу коммутатора, второй  
 вход которого является входом уст-  
ройства, второй выход коммутатора  
подсоединен к второму входу формиро-  
вателя синдромной последовательности,

а к второму входу первого блока сов-  
падения подключен инверсный выход  
счетного триггера, отличаю-  
щееся тем, что, с целью повы-  
шения помехоустойчивости при наличии  
пакетов ошибок, введены третий блок  
совпадения и последовательно соеди-  
ненные регистр сдвига, мажоритарный  
элемент, инвертор, четвертый блок  
совпадения, дополнительный счетный  
триггер и пятый блок совпадения,  
выход которого подсоединен к допол-  
нительному входу коммутатора, а вто-  
рой вход объединен с первым входом  
регистра сдвига и подключен к выходу  
формирователя запрещающего сигнала,  
второй вход регистра сдвига объе-  
динен с вторым входом четвертого  
блока совпадения, первым входом тре-  
тьего блока совпадения, и подклю-  
чен к выходу счетчика объема вы-  
борки, при этом второй вход третье-  
го блока совпадения объединен со  
счетным входом дополнительного  
счетного триггера и подключен к вы-  
ходу мажоритарного элемента, а ин-  
версный выход дополнительного счет-  
ного триггера подключен к своему  
информационному входу, причем вы-  
ход формирователя временного интер-  
вала перезаписи подсоединен к уста-  
новочному входу счетного триггера,  
счетный вход которого подключен  
к выходу третьего блока совпаде-  
ния, а инверсный выход подсоеди-  
нен к своему информационному входу.

6  
**SU**  
1062881  
**A**

Изобретение относится к электросвязи и может использоваться для цикловой синхронизации в аппаратуре повышения достоверности передачи данных в системах сбора и обработки дискретной информации, сигналов цифрового радио и телевизионного вещания при кодировании их сверточными кодами с пороговым блоком декодирования.

Известно устройство для цикловой синхронизации при двоичном сверточном кодировании, содержащее последовательно соединенные запрещающий блок, коммутатор, ключи, блок обнаружения ошибок, блок исправления ошибок, а также последовательно соединенные блок формирования тактовых импульсов, счетчик объема выборки, формирователь импульсов установки нуля, элемент ИЛИ, пороговый счетчик, триггер и формирователь запрещающих импульсов, выход которого подсоединен к второму входу запрещающего блока, выход блока формирования тактовых импульсов подсоединен к входу запрещающего блока, а второй вход порогового счетчика подключен к выходу блока обнаружения ошибок.

Недостатками данного устройства являются сравнительно большое время вхождения в синхронизм и низкая надежность работы устройства, так как при переключении ключей первоначальными, т.е. принятymi проверочными символами будут заполнены блок обнаружения ошибок и блок исправления ошибок, и в течение  $m$  тактов (где  $m$  - максимальная степень порождающего полинома) будут ошибочно формироваться символы синдромной последовательности, которые фиксируются пороговым счетчиком и тем самым увеличивается вероятность ложного срабатывания устройства цикловой синхронизации, следовательно, увеличивается время вхождения в синхронизм.

Наиболее близким техническим решением к изобретению является устройство для цикловой синхронизации при двоичном сверточном кодировании, содержащее последовательно соединенные коммутатор, формирователь проверочной последовательности, формирователь синдромной последовательности, первый блок совпадения, пороговый счетчик и формирователь запрещающих сигналов, к второму входу которого подключен формирователь тактовых импульсов через счетчик объема выборки, выход которого подсоединен к второму входу порогового счетчика, последовательно соединенные

счетный триггер, второй блок совпадения и формирователь временного интервала перезаписи, при этом второй вход второго блока совпадения

- 5 объединен с входом счетчика объема выборки и подключен к информационному входу коммутатора, второй вход которого является входом устройства, второй выход коммутатора подсоединен к второму входу формирователя
- 10 синдромной последовательности, а к второму входу первого блока совпадения подключен инверсный выход счетного триггера, к счетному входу которого подключен выход формирователя временного интервала пе-
- 15 резаписи, а к установочному входу подключен выход счетчика объема выборки, причем выход формирователя запрещающих сигналов подсоединен
- 20 к третьему входу коммутатора.

Недостатками известного устройства для цикловой синхронизации при двоичном сверточном кодировании являются недостаточная надежность (точность) достоверности выделения сигнала срыва синхронизма из-за исключения синдрома из  $m$  символов при анализе синдромной последовательности, когда не проходит перезапись информации в формирователе проверочной последовательности, а также низкая помехоустойчивость работы устройства цикловой синхронизации при двоичном сверточном кодировании при возникновении в канале связи пакетов ошибок.

Цель изобретения - повышение помехоустойчивости при наличии пакетов ошибок.

- 40 Поставленная цель достигается тем, что в устройство для цикловой синхронизации при двоичном сверточном кодировании, содержащее последовательно соединенные коммутатор, формирователь проверочной последовательности, формирователь синдромной последовательности, первый блок совпадения, пороговый счетчик и формирователь запрещающих сигналов, к второму входу которого подключен формирователь тактовых импульсов через счетчик объема выборки, выход которого подсоединен к второму входу порогового счетчика,
- 45 последовательно соединенные счетный триггер, второй блок совпадения и формирователь временного интервала перезаписи, при этом второй вход второго блока совпадения объединен с входом счетчика объема выборки и подключен к информационному входу коммутатора, второй вход которого является входом устройства, второй выход коммутатора подсоединен к второму входу формиро-
- 50
- 55
- 60
- 65

вателя синдромной последовательности, а к второму входу первого блока совпадения подключен инверсный выход счетного триггера, введены третий блок совпадения и последовательно соединенные регистр сдвига, мажоритарный элемент, инвертор, четвертый блок совпадения, дополнительный счетный триггер и пятый блок совпадения, выход которого подсоединен к дополнительному входу коммутатора, а второй вход объединен с первым входом регистра сдвига и подключен к выходу формирователя запрещающего сигнала, второй вход регистра сдвига объединен с вторым входом четвертого блока совпадения, первым входом третьего блока совпадения, и подключен к выходу счетчика объема выборки, при этом второй вход третьего блока совпадения объединен со счетным входом дополнительного счетного триггера и подключен к выходу мажоритарного элемента, а инверсный выход дополнительного счетного триггера подключен к своему информационному входу, причем выход формирователя временного интервала перезаписи подсоединен к установочному входу счетного триггера, счетный вход которого подключен к выходу третьего блока совпадения, а инверсный выход подсоединен к своему информационному входу.

На чертеже представлена блок-схема устройства для цикловой синхронизации при двоичном сверточном кодировании.

Устройство для цикловой синхронизации при двоичном сверточном кодировании содержит коммутатор 1, формирователь 2 проверочной последовательности, формирователь 3 синдромной последовательности, первый блок 4 совпадения, пороговый счетчик 5, формирователь 6 запрещающих сигналов, формирователь 7 тактовых импульсов, счетчик 8 объема выборки, счетный триггер 9, второй блок 10 совпадения, формирователь 11 временного интервала перезаписи третий, четвертый и пятый блоки совпадения 12-14, инвертор 15, дополнительный счетный триггер 16, регистр 17 сдвига, и мажоритарный элемент 18.

Устройство для цикловой синхронизации при двоичном сверточном кодировании работает следующим образом.

Принятая кодовая последовательность в коммутаторе 1 разделяется на информационную (или информационные) и на проверочную (или проверочные) последовательности. Символы информационной последовательности поступают на вход формирователя 2 проверочной последовательности,

где из принятых информационных символов формируется проверочная последовательность, которая поступает на один из входов формирователя 3 синдромной последовательности, на второй вход которого с коммутатора 1 поступает принятая проверочная последовательность; производится формирование синдромной последовательности. При наличии цикловой синхронизации ветвей коммутатора 1 и отсутствии ошибок в информационной последовательности формируется нулевая синдромная последовательность; при наличии ошибок в информационной последовательности формируется ненулевая синдромная последовательность. Число ненулевых символов определяется видами порождающих полиномов и характером ошибок в канале связи.

При отсутствии цикловой синхронизации ветвей коммутатора 1 формирователь 2 проверочной последовательности образует проверочную последовательность, отличную от переданной, и в формирователе 3 синдромной последовательности формируется ненулевая синдромная последовательность; в этом случае число ненулевых символов в синдромной последовательности больше.

Сформированная синдромная последовательность через первый блок 4 совпадения поступает на вход порогового счетчика 5. Если же по окончании времени анализа число ненулевых символов синдромной последовательности превысит выбранный порог, то на выходе порогового счетчика 5 появится импульс, свидетельствующий об отсутствии цикловой синхронизации или ложном срабатывании цикловой синхронизации. Импульсы с выхода порогового счетчика 5 поступают на вход формирователя 6 запрещающих сигналов, который вырабатывает импульсы сдвига, запрещающие прохождение импульсов тактовой частоты в коммутаторе 1, что соответствует перераспределению (сдвигу) ветвей информации в коммутаторе 1.

Формирователь временного интервала анализа, определяющий число ненулевых символов в синдромной последовательности, выполнен в виде счетчика 8 объема выборки.

Импульсы сдвига с выхода формирователя 6 запрещающих сигналов поступают одновременно на вход блока 14 совпадения и на вход регистра 17 сдвига, тактирование которого производится импульсами с выхода счетчика 8 объема выборки.

По заполнении импульсами регистра 17 сдвига мажоритарный элемент 18 производит анализ содержимого

регистра 17 сдвига. Если число ненулевых символов, записанных в регистре 17 сдвига превысит порог, то на выходе мажоритарного элемента 18 появляется логическая единица.

Логическая единица (высокий уровень) с выхода мажоритарного элемента 18 поступает одновременно на счетный вход второго счетного триггера 16, на вход инвертора 15 и на первый вход блока 12 совпадения. При этом второй счетный триггер 16 устанавливается в состояние "Единица" (логическая единица или высокий уровень на прямом выходе), обеспечивая тем самым прохождение импульса сдвига через блок 14 совпадения на коммутатор 1 и перераспределение (сдвиг) ветвей информации в коммутаторе 1. Выходной сигнал с инвертора 15 (логический ноль или низкий уровень), поступающий на вход блока 13 совпадения, блокирует (запрещает) прохождение импульсов сброса со счетчика 8 объема выборки на установочный вход второго счетного триггера 16.

Одновременно выходной сигнал мажоритарного элемента 18 (логическая единица или высокий уровень) открывает блок 12 совпадения и обеспечивает прохождение импульсов сброса от счетчика 8 объема выборки на счетный вход первого счетного триггера 9, устанавливая его в состояние "Единица" (логическая единица или высокий уровень на прямом выходе триггера). Сигналом с инверсного выхода первого счетного триггера 9 запирается блок 4 совпадения прекращая тем самым поступление синдромной последовательности на вход порогового счетчика 5, а сигналом с прямого выхода первого счетного триггера 9 открывается блок 10 совпадения и импульсы тактовой частоты от формирователя 7 тактовых импульсов поступают на вход формирователя 11 временного интервала перезаписи и регистр формирователя 2 проверочной последовательности. Производится перезапись информации формирователя 2 проверочной последовательности от ранее принятой информации перед началом следующего этапа поиска цикловой синхронизации. По заполнении формирователя 11 временного интервала перезаписи сигналом с его выхода первый счетный триггер 9 устанавливается в нулевое состояние (логический ноль или низкий уровень на прямом выходе). Импульсом с прямого выхода запирается блок 10 совпадения, а сигналом с инверсного выхода открывается блок 4 совпадения, обеспечивая поступление

импульсов синдромной последовательности на вход порогового счетчика 5.

Рассмотренный алгоритм поиска повторяется при отсутствии цикловой синхронизации до установления циклового синхронизма.

Таким образом, в предлагаемом устройстве цикловой синхронизации исключение синдрома из  $m$  символов (где  $m$  - длина регистра сдвига формователя 2 проверочной последовательности) из анализа синдромной последовательности происходит только лишь при наличии импульса (логической единицы) с выхода мажоритарного элемента 18, свидетельствующего об отсутствии или срыве цикловой синхронизации. Следовательно, исключение из анализа синдромной последовательности - символов только лишь на время перезаписи информации в формирователе 2 проверочной последовательности повышает точность и достоверность выделения сигнала отсутствия или срыва синхронизма.

При установлении циклового синхронизма с выхода мажоритарного элемента 18 логический ноль (низкий уровень) поступает одновременно на счетный вход счетного триггера 16, на вход инвертора 15 и на первый вход блока 12 совпадения. Инвертированный сигнал (логическая единица или высокий уровень), поступающий на вход сброса блока 13 совпадения, разрешает прохождение импульсов сброса от счетчика 8 объема выборки на установочный вход счетного триггера 16; счетный триггер 16 устанавливается в нулевое состояние. Выходным сигналом (логический ноль или низкий уровень) с прямого выхода счетного триггера 16 производится блокировка прохождения импульсов сдвига с выхода формирователя 6 запрещающих сигналов через блок 14 совпадения на управляющий вход коммутатора 1.

Таким образом, производится блокировка импульсов сдвига, возникающих в результате ложных срабатываний устройства цикловой синхронизации и обеспечивается тем самым повышение помехоустойчивости работы устройства цикловой синхронизации или удержание правильной фазы цикловой синхронизации ветвей коммутатора 1 при наличии ошибок.


Одновременно выходным сигналом мажоритарного элемента 18 обеспечивается блокировка прохождения импульсов сброса от счетчика 8 объема выборки через блок 14 совпадения на счетный вход первого счетного триггера 9. В результате этого первый

счетный триггер 9 остается в нулевом состоянии (на прямом выходе - логический ноль). С инверсного выхода данного триггера 9 на вход блока 4 совпадения поступает логическая единица и обеспечивает прохождение на вход порогового счетчика 5 символов синдромной последовательности на всем интервале анализа.

Таким образом, исключение из анализа  $k$  символов синдромной последовательности только лишь на время перезаписи информации в формирователе проверочной последовательности повышает вероятность выделения сигнала отсутствия или срыва синхронизма.

Технико-экономическая эффективность предлагаемого устройства за-

ключается в том, что при ложных срабатываниях устройства цикловой синхронизации обеспечивается удержание состояния синхронизма до тех пор, пока число ложных срабатываний не превысит порог, устанавливаемый мажоритарным элементом. Благодаря этому результирующая вероятность ложных тревог  $\alpha_{\text{ЧС}} = \frac{k}{N_{\text{ЧС}}}$  уменьшится, где  $\alpha_{\text{ЧС}}$  - вероятность ложных тревог устройства цикловой синхронизации,  $k$  - выбранный порог, т.е. обеспечивается повышение помехоустойчивости работы устройства цикловой синхронизации заключающееся в повышении вероятности удержания правильной фазы цикловой синхронизации ветвей коммутатора при наличии ошибок.



Составитель Т. Поддубняк

Редактор Н. Данкулич Техред Т.Маточки Корректор Г. Решетник

Заказ 10262/59

Тираж 677

Подписьное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4