



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (11) 1115223 A

3 (51) Н 03 К 13/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- (21) 3587749/18-21
(22) 05.05.83
(46) 23.09.84. Бюл. № 35
(72) А.Г. Якубенко, А.С. Кобайло,
А.И. Кузьмич и С.Ф. Костюк
(71) Минский радиотехнический инсти-
тут
(53) 681.325(088.8)
(56) 1. Авторское свидетельство СССР
№ 788365, кл. Н 03 К 13/20, 1981.
2. Авторское свидетельство СССР
№ 764124, кл. Н 03 К 13/02, 1976
(прототип).

(54) (57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, первый триггер, первый вход которого подключен к входнойшине, а первый выход - к второму входу элемента И, выход которого соединен с первым входом счетчика импульсов, и дешифратор, вход которого соединен с выходом счетчика импульсов, отличаящийся тем, что, с целью повышения точности формирования временного интервала, в него введены регистр, цифроаналоговый преобразователь, первый, второй, третий и четвертый, пятый, шестой, седьмой и восьмой ключи, первый и второй конденсаторы, первый и второй пороговые элементы, второй, третий, четвертый, пятый и шестой триггеры, генератор стабильного тока и элемент задержки, вход которого подключен к первому входу первого триггера, второй вход которого соединен с выходом дешифратора и первым входом второго триггера, а второй выход - с вторым

ходом счетчика импульсов, третий вход которого соединен с первым выходом регистра, вход которого подключен к шине входного кода, а второй выход - к входу цифроаналогового преобразователя, выход которого соединен с входом первого ключа, управляющий вход которого соединен с управляющим входом второго ключа, первым выходом первого триггера и первым входом третьего триггера, а выход - с выходом третьего ключа, первым входом первого порогового элемента и первой обкладкой первого конденсатора, вторая обкладка которого соединена с входом второго ключа, выход которого соединен с общей шиной, а вход - с выходом четвертого ключа и вторым входом первого порогового элемента, выход которого соединен с первым входом пятого триггера и вторым входом второго триггера, выход которого соединен с управляющими входами третьего и четвертого ключей, при этом выход третьего ключа соединен с входом генератора стабильного тока и выходами шестого и восьмого ключей, а вход четвертого ключа соединен с выходом генератора стабильного тока и входами пятого и седьмого ключей, управляющие входы которых подключены соответственно к выходам третьего и пятого триггеров, а выходы - соответственно к выходам восьмого и шестого ключей, управляющие входы которых соответственно соединены с выходом пятого триггера и выходом третьего триггера, второй вход которого подключен к выходу четвертого триггера, третий вход к первому входу

SU 1115223 A

ду элемента И, а четвертый вход - к первому входу четвертого триггера и к выходу элемента задержки, вход которого соединен с первым входом шестого триггера, выход которого подключен к выходной шине, а второй вход - к вторым входам четвертого и пятого триггеров и выходу второго

порогового элемента, первый и второй входы которого соответственно соединены с входом шестого ключа и выходом пятого ключа, причем выход седьмого ключа подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с входом восьмого ключа.

1

Изобретение относится к вычислительной технике и может использоваться при построении имитирующей моделирующей аппаратуры для систем испытаний радиоэлектронных устройств, а также в импульсной и измерительной технике.

Известен преобразователь код-временной интервал, содержащий управляющий триггер, счетчик импульсов, элемент И, генератор опорной частоты, регистр, инвертор и блок совпадения [1].

Недостатком данного устройства является низкая точность формирования временного интервала, ограниченная частотой генератора опорной частоты.

Наиболее близким по своей технической сущности к предлагаемому является преобразователь двоичного кода во временной интервал, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, первый триггер, первый вход которого подключен к входнойшине, а первый выход - к второму входу элемента И, выход которого соединен с первым входом счетчика импульсов, и дешифратор, вход которого соединен с первым выходом счетчика импульсов, второй выход которого подключен к второму входу первого триггера, причем выход дешифратора соединен с первым входом второго элемента И, второй вход которого подключен к выходу генератора тактовых импульсов, а выход - к выходнойшине [2].

Известное устройство обладает недостаточно высокой точностью формирования временного интервала

2

вследствие отсутствия принципиальной возможности преобразования кодов во временной интервал с шагом дискретизации, меньшим периода тактовых импульсов, а также вследствие наличия двух погрешностей: постоянной погрешности, величина которой определяется скважностью тактовых импульсов, и переменной погрешности, обусловленной несовпадением момента поступления на вход устройства импульса начала преобразования с началом периода тактового импульса. Использование для устранения второй погрешности в качестве генератора тактовых импульсов генератора, запускаемого импульсом начала преобразования, не приводит к желаемому результату, так как такие генераторы обладают низкой стабильностью.

Цель изобретения - повышение точности формирования временного интервала.

Поставленная цель достигается тем, что в преобразователь двоичного кода во временной интервал, содержащий генератор тактовых импульсов, выход которого соединен с первым входом элемента И, первый триггер, первый вход которого подключен к входнойшине, а первый выход - к второму входу элемента И, выход которого соединен с первым входом счетчика импульсов, и дешифратор, вход которого соединен с выходом счетчика импульсов, введены регистр, цифроаналоговый преобразователь, первый, второй, третий и четвертый, пятый, шестой, седьмой и восьмой ключи, первый и второй конденсаторы, первый и второй пороговые элементы, второй, третий, четвер-

тый, пятый и шестой триггеры, генератор стабильного тока и элемент задержки, вход которого подключен к первому входу первого триггера, второй вход которого соединен с выходом дешифратора и первым входом второго триггера, второй выход - с вторым входом счетчика импульсов, третий вход которого соединен с первым выходом регистра, вход которого подключен к шине входного кода, а второй выход - к входу цифроаналогового преобразователя, выход которого соединен с входом первого ключа, управляющий вход которого соединен с управляемым входом второго ключа, первым выходом первого триггера и первым входом третьего триггера, а выход - с входом третьего ключа, первым выходом первого порогового элемента и первой обкладкой первого конденсатора, вторая обкладка которого соединена с входом второго ключа, выход которого соединен с общейшиной, а вход - с выходом четвертого ключа и вторым входом первого порогового элемента, выход которого соединен с первым входом пятого триггера и вторым входом второго триггера, выход которого соединен с управляющими входами третьего и четвертого ключей, при этом выход третьего ключа соединен с входом генератора стабильного тока и выходами шестого и восьмого ключей, а вход четвертого ключа соединен с выходом генератора стабильного тока и входами пятого и седьмого ключей, управляющие входы которых подключены соответственно к выходам третьего и пятого триггеров, а выходы - соответственно к выходам восьмого и шестого ключей, управляющие входы которых соединены с выходом пятого триггера и выходом третьего триггера, второй вход которого подключен к выходу четвертого триггера, третий вход к первому входу элемента И, а четвертый вход - к первому входу четвертого триггера и к выходу элемента задержки, вход которого соединен с первым входом шестого триггера, выход которого подключен к выходнойшине, а второй вход к вторым входам четвертого и пятого триггеров и выходу второго порогового элемента, первый и второй входы которого соответственно соединены с входом шесто-

го ключа и выходом пятого ключа, причем выход седьмого ключа подключен к первой обкладке второго конденсатора, вторая обкладка которого соединена с выходом восьмого ключа.

На фиг.1 показана структурная электрическая схема предлагаемого устройства; на фиг.2 - временные диаграммы, поясняющие его работу.

Устройство содержит генератор 1 тактовых импульсов, элемент И 2, первый триггер 3, счетчик 4 импульсов, дешифратор (нуля) 5, регистр 6, цифроаналоговый преобразователь (ЦАП) 7, первый 8, второй 9, третий 10 и четвертый 11 ключи, первый конденсатор 12, первый пороговый элемент 13, второй 14, третий 15, четвертый 16, пятый 17 и шестой 18 триггеры, элемент 19 задержки, пятый 20, шестой 21, седьмой 22 и восьмой 23 ключи, генератор 24 стабильного тока, второй конденсатор 25, второй пороговый элемент 26, шину 27 земли, входную шину 28, шину 29 входного кода и выходную шину 30.

Первый вход первого триггера 3 соединен с входной шиной 28, с входом элемента 19 задержки и первым входом шестого триггера 18, второй вход соединен с выходом дешифратора 5 и первым входом второго триггера 14, первый выход соединен с вторым входом элемента И 2, первым входом третьего триггера 15 и управляющими входами первого 8 и второго 9 ключей, второй выход соединен с вторым входом счетчика 4, выход генератора 1 тактовых импульсов соединен с третьим входом третьего триггера 15 и первым входом элемента И 2, выход которого соединен с первым входом счетчика 4, выход счетчика 4 соединен с входом дешифратора 5, третий вход - с первым выходом регистра 6, второй выход которого соединен с входом ЦАП 7, а вход - с шиной входного кода 28, вход первого ключа 8 соединен с выходом ЦАП 7, выход - с выходом третьего ключа 10 и первой обкладкой первого конденсатора 12, вход второго ключа 9 соединен с выходом четвертого ключа 11 и второй обкладкой конденсатора 12, а выход - с шиной 27 земли, входы первого порогового элемента 13 соединены с обкладками первого конденсатора 12, а выход - с первым выходом пятого триггера 17

и вторым входом второго триггера 14, выход которого соединен с управляющими входами третьего 10 и четвертого 11 ключей, выход третьего ключа 10 соединен с входом генератора 24 стабильного тока и выходами шестого 21 и восьмого 23 ключей, вход четвертого 11 ключа соединен с выходом генератора 24 стабильного тока, входами пятого 20 и седьмого 22 ключей, выход элемента 19 задержки соединен с первым входом четвертого триггера 16 и четвертым входом третьего триггера 15, второй вход которого соединен с выходом четвертого триггера 16, а выход - с управляющими входами пятого 20 и шестого 21 ключей, выход пятого ключа 20 соединен с входом восьмого ключа 23 и второй обкладкой второго конденсатора 25, первая обкладка которого соединена с входом шестого 21 и выходом седьмого 22 ключей, управляющие входы седьмого 22 и восьмого 23 ключей соединены с выходом пятого триггера 17, входы второго порогового элемента 26 соединены с соответствующими обкладками второго конденсатора 25, а выход соединен с вторым входом пятого триггера 17, вторым входом четвертого триггера 16 и вторым входом шестого триггера 18, выход которого соединен с выходной шиной 30.

На фиг.2 представлены временные диаграммы работы устройства: а - тактовые импульсы; б - импульс начала преобразования; в - импульс на выходе элемента 19 задержки; г - напряжение на втором конденсаторе 25; д - напряжение на первом конденсаторе 12; ж - сигнал на выходнойшине 30.

Генератор 1 тактовых импульсов генерирует последовательность тактовых импульсов для синхронизации работы цифровых узлов устройства. ЦАП 7 осуществляет преобразование кода, поступающего на его вход, в значение напряжения электрического сигнала, пропорциональное входному коду. Величина опорного напряжения ЦАП устанавливается такой, чтобы разряд первого конденсатора 12, заряженного до значения выходного напряжения ЦАП 7, происходил за время, равное длительности тактового импульса при максимальном коде на входе ЦАП (единицах во всех разрядах). Первый 8 и второй 9 клю-

чи при наличии сигнала на их управляющих входах подключают первый конденсатор 12 к выходу ЦАП 7, обеспечивая его заряд, третий 10 и четвертый 11 ключи при наличии сигнала на их управляющих входах подключают первый конденсатор 12 к генератору 24 стабильного тока. Пятый 20 и шестой 21 ключи подключают второй конденсатор 25 для его заряда, седьмой 22 и восьмой 23 ключи, подключают к генератору 24 стабильного тока второй конденсатор 25, обеспечивая его разряд. Генератор 24 стабильного тока обеспечивает линейность характеристики разряда первого конденсатора 12, а также характеристики заряда и разряда второго конденсатора 25. Первый 13 и второй 26 пороговые элементы формируют сигнал логической единицы на своем выходе при равенстве потенциалов на его входах и сигнал логического нуля при превышении потенциалом первого входа потенциала второго входа. В качестве триггеров 3, 10, 16, 17 и 18 используются триггеры RS-типа, третий триггер 15 D-типа с элементом И на D-входе. Его первый и второй входы - это D-входы (объединенные элементом И), третий вход - синхронизации, четвертый - установки нулевого состояния.

Устройство работает следующим образом.

Началу преобразования предшествует занесение преобразуемого кода К в регистр 6. Импульс начала преобразования, поступив на входную шину 28, устанавливает первый 3 и шестой 18 триггеры в единичное состояние. В общем случае импульс начала преобразования опережает тактовый импульс на время ΔT . Единичное состояние первого триггера разрешает прохождение тактовых импульсов через элемент И 2 на вычитающий вход счетчика, который осуществляет последовательное вычитание единиц из кода K_1 , где K_1 - код, занесенный в старшие разряды регистра и задающий длительность интервала времени, равную целому числу тактовых импульсов.

Первый тактовый импульс, поступающий на вход синхронизации третьего триггера 15, после перехода импульса начала преобразования устанавливает третий триггер 15 в единичное состояние, так как на его первом и

втором входах присутствуют уровни логической единицы соответственно с прямого выхода первого 3 и инверсного выхода четвертого 16 триггеров. Единичный уровень с выхода второго триггера 15 открывают пятый 20 и шестой 21 ключи, которые подключают второй конденсатор 25 к генератору 24 стабильного тока, и в течение времени ΔT , дополняющего интервал Δt до периода тактовых импульсов T_f , происходит заряд второго конденсатора 25 стабильным током генератора 24 стабильного тока до напряжения V_1 , пропорционального длительности интервала ΔT . Поступивший с элемента 19 задержки импульс начала преобразования, задержанный на период тактовой частоты T_f , устанавливает третий триггер 15 в нулевое состояние 20 и четвертый триггер 16 в единичное состояние, в результате чего заряд конденсатора 25 прекращается и нулевым уровнем с выхода четвертого триггера 16 запрещается установка единичного состояния третьего триггера 15 последующими тактовыми импульсами. Таким образом, напряжение V_1 сохраняется на втором конденсаторе 25 до установки единичного состояния пятого триггера 17.

Кроме того, уровень логической единицы с первого выхода первого триггера 3 открывает первый 8 и второй 9 ключи, подключая обкладку первого конденсатора 12 к выходу ЦАП 7, вторую - к шине 27 земли, в результате чего происходит заряд первого конденсатора 12 до напряжения V , пропорционального коду K_2 , поступающему на вход ЦАП 7 с младших разрядов регистра 6. Это напряжение поддерживается на первом конденсаторе 12 в течение всего времени вычитания из счетчика 4.

В результате вычитания K_1 единиц из счетчика 4 в нем устанавливается нулевое состояние и на выходе дешифратора 5 нуля формируется сигнал, устанавливающий нулевое состояние первого триггера 3 и единичное состояние второго триггера 14, при этом первый конденсатор 12 отключается от выхода ЦАП. Время вычитания из счетчика 4 до достижения им нулевого состояния равно $T_{\delta t} = (K_1 - 1) \cdot T_f$ (фиг. 2а). Задержка на счетчике 4, дешифраторе 5 нуля и втором триггере

14 компенсируется регулировкой порога срабатывания первого порогового элемента 13.

Уровень логической единицы с выхода второго триггера 14 открывает четвертый 11 и третий 10 ключи, которые подключают первый конденсатор 12 к выходу генератора 24 стабильного тока с такой полярностью, что происходит разряд конденсатора в течение времени T_q , пропорционального напряжению V .

$$T_q = K_2 \cdot \delta t^N,$$

где $\delta t = \frac{T_f}{2^n}$ - минимальный интервал времени, формируемый при $K_2 = 1$;

N - разрядность ЦАП.

При достижении напряжением на первом конденсаторе 12 нулевого значения срабатывает первый пороговый элемент 13, сигнал с его выхода устанавливает нулевое состояние второго триггера 14 и единичное состояние пятого триггера 17. Сигналом логической единицы с выхода пятого триггера 17 открываются седьмой 22 и восьмой 23 ключи, подключая второй конденсатор 25 к генератору 24 стабильного тока, и в течение времени ΔT происходит разряд второго конденсатора 25 током генератора 24 стабильного тока. При достижении напряжением на втором конденсаторе 25 нулевого значения на выходе второго порогового элемента 26 формируется сигнал, устанавливающий в нулевое состояние пятый 17, четвертый 16 и шестой 18 триггеры.

При этом разряд второго конденсатора 25 прекращается, формирование временного интервала заканчивается. Длительность формирования интервала времени равна времени нахождения шестого триггера 18 в единичном состоянии и определяется в виде суммы интервалов, сформированных в результате преобразования кодов K_1 и K_2 :

$$T = \Delta T_f + (K_1 - 1) \cdot T_f + \delta t \cdot K_2 + \Delta T = K_1 T_f + \delta t \cdot K_2$$

Таким образом, предлагаемое устройство позволяет с высокой точностью осуществлять преобразование кода в длительность временного интервала. Использование в качестве ЦАП 7, например, микросхемы 594 ПА 1 с лазерной подгонкой резистивной сетки


обеспечивает преобразование кода во временной интервал с абсолютной погрешностью порядка 0,02% от длительности периода тактовых импульсов.


Токи утечки второго конденсатора 25, второго порогового элемента 26 и ключей 20-23 можно скомпенсировать настройкой порога срабатывания второго порогового элемента 26.

Особенно эффективным является применение устройства при построении микромощных малопотребляющих устройств задержки импульсов и формирователей временных интервалов. Цифровые блоки устройства в таком случае могут строиться на микросхемах КМОП-

серии, отличающейся малой потребляемой мощностью.

Технико-экономический эффект от использования изобретения заключается в комбинированном методе формирования временного интервала на основе средств как цифровой, так и аналоговой техники, что позволяет сохраняя достоинства КМОП-серии, заключающиеся в малом потреблении мощности, обеспечить примерно такую же точность преобразования двоичного кода во временной интервал, как и при формировании временного интервала чисто цифровыми методами с использованием микросхем быстродействующей ЭСЛ-серии.





Фиг. 2

Составитель В. Войтов
 Редактор А. Козориз Техред Т.Маточки Корректор В. Синицкая

Заказ 6791/44

Тираж 861

Подписьное

ВНИИПП Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4