

Союз Советских
Социалистических
Республик



Государственный комитет
Совета Министров СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(11) 554630

(61) Дополнительное к авт. свид-ву —

(22) Заявлено 21.04.75 (21) 2127080/09

с присоединением заявки № —

(23) Приоритет —

Опубликовано 15.04.77. Бюллетень № 14

Дата опубликования описания 11.05.77

(51) М. Кл.² Н 04Л 7/04

(53) УДК 621.394.662
(088.8)

(72) Авторы
изобретения

В. Г. Солоненко, С. А. Ганкевич, Б. П. Новиков, Н. П. Жаровин
и А. Н. Баранов

(71) Заявитель

Минский радиотехнический институт

(54) ЦИФРОВОЕ УСТРОЙСТВО СЛЕЖЕНИЯ ЗА ЗАДЕРЖКОЙ ПСЕВДОСЛУЧАЙНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

1

Изобретение относится к связи и радиолокации и может использоваться в совмещенных системах измерения параметров движения и передачи информации и в системах связи, использующих «ансамбль» ортогональных бинарных кодов.

Известно устройство слежения за задержкой, содержащее опорный генератор псевдослучайных видеопоследовательностей, выполненный на регистре сдвига с обратной связью, два разряда которого подключены к одним входам двух перемножителей, другие входы последних соединены с входной шиной.

Однако известное устройство имеет невысокую надежность работы.

Известно цифровое устройство слежения за задержкой псевдослучайных последовательностей, содержащее на входе два перемножителя, выходы которых подключены к соответствующим входам реверсивного счетчика и сумматора по модулю два, выход последнего через элемент И подключен к счетному входу реверсивного счетчика, а его выходы сложения и вычитания через последовательно соединенные управляющий элемент и делитель частоты подключены к входу генератора опорных сигналов, причем выход кварцевого генератора подключен к соответствующему входу элемента И.

2

Однако известное устройство не может использоваться в системах, использующих «ансамбль» ортогональных бинарных кодов.

С целью обеспечения слежения за задержкой сигналов, передаваемых ортогональными бинарными кодами, в цифровое устройство слежения за задержкой псевдослучайных последовательностей введены распределитель, первый и второй элементы ИЛИ, $2n$ элементов И и n элементов задержки (где n — число ортогональных бинарных сигналов), при этом каждый выход генератора опорных сигналов подключен к соответствующей паре элементов И, причем выход генератора опорных сигналов подключен к первому входу одного элемента И непосредственно, а к первому входу другого — через элемент задержки, к управляющему входу которого подключен выход делителя частоты, а к вторым входам одного и другого элементов И подключены соответствующие выходы распределителя, к управляющему входу которого подключен выход кварцевого генератора, кроме того, выходы нечетных элементов И через первый элемент ИЛИ и выходы четных элементов И через второй элемент ИЛИ подключены к вторым входам соответствующих перемножителей, а один из выходов распределителя подключен к соответствующему входу управляющего элемента.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство содержит на входе перемножителя 1, 2, выходы которых подключены к соответствующим входам реверсивного счетчика 3 и сумматора 4 по модулю два, выход которого через элемент И 5 подключен к счетному входу реверсивного счетчика 3, выходы сложения и вычитания последнего через последовательно соединенные управляющий элемент 6 и делитель 7 частоты подключены к входу генератора 8 опорных сигналов, причем выход кварцевого генератора 9 соединен с соответствующим входом элемента И 5 и с управляющим входом распределителя 10.

Устройство содержит также $2n$ элементов И 11, 12 и n элементов задержки 13 (где n — число ортогональных бинарных сигналов), при этом каждый выход генератора опорных сигналов подключен к соответствующей паре элементов И 11, 12, причем выход генератора опорных сигналов подключен к первому входу элемента И 11 непосредственно, а к второму входу элемента И 12 через элемент задержки 13, к управляющему входу которого подключен выход делителя частоты, а к вторым входам элементов И 11, 12 подключены соответствующие выходы распределителя 10. Выходы элементов И 11 через первый элемент ИЛИ 14 и выходы элементов И 12 через второй элемент ИЛИ 15 подключены к вторым входам соответствующих перемножителей 1, 2, а один из выходов распределителя 10 подключен к соответствующему входу управляющего элемента 6.

Устройство работает следующим образом.

На каждый из перемножителей 1, 2 поступает бинарная входная последовательность и с выходом элементов ИЛИ 14, 15 — опорный сигнал, незадержанный и задержанный на $2\tau_u$ (где τ_u — длительность импульса), представляющий сумму выборок всех ортогональных кодов. Сигналы с выходов перемножителей 1, 2 управляют режимом работы реверсивного счетчика 3, на счетный вход которого через элемент И 5 поступает последовательность импульсов частотой

$$f_r = \frac{1}{\tau_u} n,$$

где τ_g — длительность дискрета подстройки. Разрешение на элемент И 5 подается с сумматора по модулю два в момент присутствия на выходах перемножителей 1, 2 сигналов различных знаков, что обеспечивает работоспособность реверсивного счетчика 3 и тождественно операции вычитания в момент равенства знаков входных сигналов.


Интегрирование разности осуществляется реверсивным счетчиком 3, обеспечивающим, следовательно, формирование дискримиационной характеристики. В управляющем элементе 6 в зависимости от знака рассогласования осуществляется добавление импульсов в поступающую на вход последовательность с одного из выходов распределителя или вычитание.

10 Таковые импульсы формируются делителем частоты.

Таким образом, предложенное устройство обеспечивает сложение за задержкой при передаче информации n ортогональными бинарными кодами, что расширяет область применения устройства.

Формула изобретения

20 Цифровое устройство сложения за задержкой псевдослучайных последовательностей, содержащее на входе два перемножителя, выходы которых подключены к соответствующим входам реверсивного счетчика и сумматора по модулю два, выход последнего через элемент И подключен к счетному входу реверсивного счетчика, а его выходы сложения и вычитания через последовательно соединенные управляющий элемент и делитель частоты подключены к входу генератора опорных сигналов, причем выход кварцевого генератора подключен к соответствующему входу элемента И, отличающееся тем, что, с целью обеспечения сложения за задержкой сигналов, передаваемых ортогональными бинарными кодами, в устройство введены распределитель, первый и второй элементы ИЛИ, $2n$ элементов И и n элементов задержки (где n — число ортогональных бинарных сигналов), при этом каждый выход генератора опорных сигналов подключен к соответствующей паре элементов И, причем выход генератора опорных сигналов подключен к первому входу одного элемента И непосредственно, а к второму входу другого — через элемент задержки, к управляющему входу которого подключен выход делителя частоты, а к вторым входам одного и другого элементов И подключены соответствующие выходы распределителя, к управляющему входу которого подключен выход кварцевого генератора, кроме того, выходы нечетных элементов И через первый элемент ИЛИ и выходы четных элементов И через второй элемент ИЛИ подключены к вторым входам соответствующих перемножителей, а один из выходов распределителя подключен к соответствующему входу управляющего элемента.



Составитель И. Тюрина

Редактор Т. Янова

Техред А. Камышникова

Корректор Л. Котова

Заказ 913/19

Изд. № 374 Тираж 815
ЦНИИПИ Государственного комитета Совета Министров СССР
по делам изобретений и открытий

Подписьное

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2