




ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- (21) 3579275/24-24
(22) 11.04.83
(46) 07.06.85. Бюл. № 21
(72) И.К.Кавун, В.Н.Ярмолик, В.И.Фомич и И.П.Кобяк
(71) Минский радиотехнический институт
(53) 681.3(088.8)
(56) 1. Авторское свидетельство СССР № 830391, кл. G 06 F 11/00, 1979.
2. Вопросы радиоэлектроники, серия ТПО, вып. 1, 1982, с. 114-119 (прототип).
3. Яковлев В.В., Федоров Р.Ф. Стохастические вычислительные машины. Л., "Машиностроение", 1974, с. 344.
(54)(57) МНОГОКАНАЛЬНЫЙ СИГНАТУРНЫЙ АНАЛИЗАТОР, содержащий m сумматоров по модулю два (m - число информационных входов анализатора) и регистр, причем установочный вход и синхровход анализатора соединены с установочным и синхронизирующим входами регистра соответственно, выходы которого являются выходами анализатора, отличающийся тем, что, с целью сокращения аппаратурных затрат, он содержит блок переключателей и группу из элементов И, причем информационные входы анализатора соединены соответственно с первыми входами элементов И группы,

вторые входы которых соединены соответственно с подвижными контактами переключателей блока, замыкающие и размыкающие контакты которых соединены с шинами единичного и нулевого потенциалов соответственно, j и $(m - j)$ сумматоров по модулю два ($j > m/2$) образуют первую и вторую группы соответственно, выход K -го элемента И ($K = 1, 2, \dots, j$) группы соединен с первым входом $(j + 1 - K)$ -го сумматора по модулю два первой группы, второй вход которого соединен с выходом $(j + 1 - K)$ -го разряда регистра, выход g -го элемента И ($g = j + 1, \dots, m$) группы соединен с первым входом $(m + 1 - g)$ -го сумматора по модулю два второй группы, второй вход которого соединен с выходом $(g - j)$ -го элемента И группы, выходы $(p + j)$ -го и $(p + 2j - m)$ -го разрядов регистра соединены с третьим и четвертым входами p -го ($p = 1, \dots, m - j$) сумматора по модулю два второй группы соответственно, выход которого соединен со счетным входом p -го разряда регистра, выход K -го сумматора по модулю два первой группы соединен со счетным входом $(K + m - j)$ -го разряда регистра.

Изобретение относится к вычислительной технике и предназначено для локализации неисправностей в аппаратных средствах цифровой вычислительной техники, в том числе для анализа выходных последовательностей при тестовом контроле многовходовых цифровых узлов ЭВМ.

Известно устройство для функционально-параметрического контроля логических элементов, содержащее сигнатурный анализатор, тактовый генератор, дешифратор, два счетчика и мультиплексор [1].

Недостатком устройства является низкая достоверность контроля в случаях соответствия рабочих частот контролируемого объекта и сигнатурного анализатора.

Наиболее близким по технической сущности к изобретению является многоканальный сигнатурный анализатор, содержащий шестнадцатиразрядный регистр и три группы сумматоров по модулю два, причем информационные входы с второго по шестнадцатый анализатора соединены соответственно с первыми входами сумматоров по модулю два первой и второй групп, выходы которых соединены с информационными входами регистра с второго по шестнадцатый и являются выходами устройства, установочный и синхровход устройства соединены с одноименными входами регистра, выходы которого соединены соответственно с вторыми и третьими входами сумматоров по модулю два первой группы и с первыми и вторыми входами сумматоров по модулю два третьей группы, выходы которых соединены с четвертыми входами сумматоров по модулю два первой группы и вторыми входами сумматоров по модулю два второй группы, первый информационный вход устройства соединен с первым информационным входом регистра [2].

Недостатком известного устройства является его аппаратная сложность.

Цель изобретения - сокращение аппаратных затрат.

Поставленная цель достигается тем, что в многоканальный сигнатурный анализатор, содержащий m сумматоров по модулю два (m - число информационных входов анализатора) и регистр, причем установочный вход

и синхровход анализатора соединены с установочным и синхронизирующим входами регистра соответственно, выходы которого являются выходами анализатора, введены блок переключателей и группу из m элементов И, причем информационные входы анализатора соединены соответственно с первыми входами элементов И группы, вторые входы которых соединены соответственно с подвижными контактами переключателей блока, замыкающие и размыкающие контакты которых соединены с шинами единичного и нулевого потенциалов соответственно, j и $(m - j)$ сумматоров по модулю два ($j > m/2$) образуют первую и вторую группы соответственно, выход K -го элемента И ($K = 1, 2, \dots, j$) группы соединен с первым входом $(j + 1 - K)$ -го сумматора по модулю два первой группы, второй вход которого соединен с выходом $(j + 1 - K)$ -го разряда регистра, выход g -го элемента И ($g = j + 1, \dots, m$) группы соединен с первым входом $(m + 1 - g)$ -го сумматора по модулю два второй группы, второй вход которого соединен с выходом $(g - j)$ -го элемента И группы, выходы $(p + j)$ -го и $(p + 2j - m)$ -го разрядов регистра соединены с третьим и четвертым входами p -го ($p = 1, \dots, m - j$) сумматора по модулю два второй группы соответственно, выход которого соединен со счетным входом p -го разряда регистра, выход K -го сумматора по модулю два первой группы соединен со счетным входом $(K + m - j)$ -го разряда регистра.

Величина m , определяющая разность регистра, число переключателей, элементов И и число сумматоров по модулю два, определяется количеством выходов проверяемого узла. Величина j , определяющая число сумматоров по модулю два в первой группе, находится на основании примитивного непроводимого многочлена вида $\varphi(x) = 1 + x^j + x^m$ и выбирается таким образом, что $j > m/2$.

На чертеже приведена функциональная схема анализатора, реализующая полином $\varphi(x) = 1 + x^3 + x^5$.

Анализатор содержит группу элементов И 1, первую и вторую группу 2 и 3 сумматоров по модулю два соответственно, регистр 4 и блок 5 переключателей.

Анализатор работает следующим образом.

Сигналом с установочного входа анализатора устанавливаются в "0" все разряды регистра 4. На входы элементов И 1 поступает информация с выходов проверяемого блока, сопровождаемая синхросигналами. В многоканальном режиме все переключатели блока 5 находятся в положении, обеспечивающем подачу на вторые входы элементов И 1 единичного потенциала. Сжатие входной информации - суммирование модулю два выполняется как на сумматорах групп 2 и 3 по модулю два, так и на триггерах со счетным входом регистра 4, информация с выходов которого представляет собой код (сигнатуру), поступающий с выходов анализатора на средства индикации для сравнения его с эталонным. Для локализации неисправностей в проверяемом блоке предусмотрена возможность задания режимов с произвольным количеством его выходов с помощью переключателей блока 5.

Известный анализатор для своей реализации требует 12 двухвходовых и 10 четырехвходовых сумматоров по модулю два, суммарное количество входов которых равняется 64.


Таким образом, приведенные аппаратные затраты на реализацию блока сумматора по модулю два на один

разряд многоканального сигнатурного анализатора, равны 64/15. Величина 15 определяется тем, что в известном анализаторе $(x) = 1 + x + x^2 + x^3 + \dots + x^{14}$ т.е. $m = 15$.

В предлагаемом анализаторе для той же величины m , используя, например, полином $(x) = 1 + x^{14} + x^{15}$, получаемый из таблицы [3] при замене j на $(m - j)$, количество входов сумматоров по модулю два определяется следующим образом: $2j + 4(m - j) = 2 \cdot 14 + 4 = 32$. Для построения многоканального анализатора необходимо $j = 14$ двухвходовых сумматоров по модулю два и $(m - j)$ четырехвходовых сумматоров по модулю два ($m - j = 1$).

Таким образом, приведенные аппаратные затраты на один разряд предлагаемого анализатора 32/15, и сложность реализации блока сумматоров по модулю два значительно меньше.

Кроме того, предлагаемый анализатор отличается более высоким быстродействием по сравнению с известным, так как комбинационная часть анализатора состоит из одноуровневой схемы, в то время как в известном устройстве комбинационная часть состоит из двух уровней (для большинства разрядов) сумматоров по модулю два.



Редактор О.Юрковецкая Составитель З.Моисеенко
 Техред Л.Коцюбняк Корректор М.Розман

Заказ 3780/47

Тираж 710

Подписное

ВНИИПИ Государственного комитета СССР
 по делам изобретений и открытий
 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ИПИ "Патент", г. Ужгород, ул. Проектная, 4