

Союз Советских
Социалистических
Республик



Государственный комитет
Совета Министров СССР
по делам изобретений
и открытий

О П И С А Н И Е ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(61) Дополнительное к авт. свид-ву —

(22) Заявлено 29.11.74 (21) 2087028/18-24

с присоединением заявки № —

(23) Приоритет —

(43) Опубликовано 30.01.78. Бюллетень № 4

(45) Дата опубликования описания 15.02.78

(11) 590822



(51) М. Кл.² G 11C 9/02

(53) УДК 681.327.66
(088.8)

(72) Автор
изобретения

В. В. Лосев

(71) Заявитель

Минский радиотехнический институт

(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ

1

Изобретение относится к устройствам дискретной обработки информации и может быть использовано в связных и радиолокационных системах различного назначения, модулирующий сигнал которых представляет собой линейную двоичную последовательность.

Известно устройство синхронизации генератора М-последовательности, содержащее коррелятор и регистр сдвига с обратной связью через сумматор по модулю два.

Из известных устройств наиболее близким по технической сущности является устройство для передачи информации, содержащее регистр сдвига, выход которого подключен к первому входу сумматора, второй вход которого соединен с первым выходом переключателя, второй выход первого переключателя подключен к одному из входов счетчика и входу коррелятора, третий выход переключателя подключен к одному из входов регистра, другие входы которого подсоединенены к выходам второго переключателя, блок управления, соединены с выходом счетчика, другой вход которого соединен с выходом сумматора через элемент ИЛИ-НЕ.

Увеличение уровня шума приводит к увеличению длины запоминаемого отрезка. Например, если число символов $n=15$, то для исправления 7–10 ошибок требуется анализировать отрезок последовательности $l \approx 100$.

2

Другое препятствие, которое возникает при реализации этой схемы, заключается в том, что регистр сдвига для запоминания l символов должен иметь много отводов. Последнее обстоятельство сильно затрудняет использование унифицированных больших интегральных регистров, которые, как правило, имеют мало выводов.

Целью изобретения является повышение помехоустойчивости устройства.

Поставленная цель достигается тем, что в устройство введены дополнительные переключатель, счетчики, сумматоры и элементы ИЛИ-НЕ, блок памяти, первые выходы которого подключены к одним из входов дополнительных сумматоров, вторые выходы блока памяти соединены с другими входами дополнительных сумматоров через дополнительный переключатель, выход которого соединен со входом первого переключателя, третьи выходы блока памяти подключены ко входам второго переключателя, выходы дополнительных сумматоров соединены с управляющими входами и через дополнительные элементы ИЛИ-НЕ со счетными входами дополнительных счетчиков, выходы которых подключены к блоку управления, выходы которого соединены с управляющими входами блока памяти.

На чертеже приведена блок-схема устройства.

Устройство для передачи информации содержит регистр сдвига 1, сумматор 2, первый переключатель 3, счетчик 4, коррелятор 5, блок памяти 6, блок управления 7, второй переключатель 8, элемент ИЛИ-НЕ 9, дополнительные счетчики 10, 11, дополнительный переключатель 12, дополнительные сумматоры 13, 14, дополнительные элементы ИЛИ-НЕ 15, 16.

Блок памяти выполнен на регистрах 17, 18 10 элементах И 19, схеме быстрого сдвига 20 и элементах ИЛИ.

Устройство работает следующим образом.

В исходном состоянии переключатель 3 находится в верхнем положении, а на элементы 15 ИЛИ-НЕ 9, 15, 16 подаются сигналы, запрещающие прохождение импульсов на входы счетчиков 4, 10, 11. На входы регистра сдвига 1 и на входы регистров 17, 18 блока памяти 6 поступают символы из канала связи. Переключатель 8 изменяет свое положение в каждый тakt принимаемой последовательности, поэтому в регистр 17 блока памяти 6 записываются только четные символы, а в регистр 18 — только нечетные символы. Скорость про- 25 движения информации в регистрах 17 и 18 блока памяти 6, таким образом, вдвое меньше, чем в регистре сдвига 1. Запрещающие символы со входов элементов ИЛИ-НЕ 9, 15, 16 снимаются, когда соответствующий регистр 30 заполнится поступающей информацией. Содержимое регистров 1, 17, 18 контролируется сумматорами 2, 13, 14, подключенными к вышеуказанным регистрам по закону проверочного полинома. Выходной сигнал любого из сумматоров 2, 13, 14 равен нулю, если ни один из его входов не искажен.

Пусть m обозначает максимальное число ячеек регистра сдвига 1, расположенных между двумя соседними отводами. Тогда, если в счетчик 4 поступит подряд m или больше единиц, то это означает, что в регистре сдвига 1 записан неискаженный отрезок последовательности длины n , или отрезок, ошибки в котором не обнаружены сумматором 2 (сумматором не обнаруживаются ошибки, расположение которых подчиняется закону М-последовательности). Число таких ошибок, по сравнению с общим числом ошибок, мало).

При поступлении в счетчик 4 подряд m единиц он выдает сигнал переполнения, свидетельствующий о том, что в регистре сдвига 1 записан неискаженный отрезок. Если входная последовательность принимается с ошибками, то на выходе сумматора 2 будут единичные сигналы, которые устанавливают счетчик 4 в исходное состояние и ввод оценки будет продолжаться дальше до тех пор, пока на выходе сумматора 2 не будет получено подряд m нулей.

Имея n неискаженных символов в любом из регистров 1, 17, 18, можно засинхронизировать опорный генератор, то-есть установить его фазу, равной фазе приходящей последовательности. В качестве спорного генератора

используется регистр сдвига 1. Если произошло переполнение счетчика 4, то для определения фазы опорного генератора никаких дополнительных операций не требуется. Сигналом переполнения счетчика 4 через блок управления 7 переключатель 3 переводится в нижнее положение и регистр сдвига 1 начинает работать в режиме опорного генератора.

Рассмотрим теперь случай, когда переполнился один из счетчиков 10 или 11, то-есть неискаженный отрезок записан в регистре 17 или 18.

Символы, записанные в регистре 17, равны символам, записанным в четных ячейках регистра сдвига 1, а символы, записанные в регистре 18, равны символам, записанным в нечетных ячейках регистра сдвига 1. Поэтому, в случае переполнения счетчика 10, правильно принятые могут считаться символы, записанные в четные ячейки, а в случае переполнения счетчика 11 правильно принятые могут считаться символы, записанные в нечетные ячейки регистра сдвига 1. Теперь остается определить вторую половину символов в ячейках регистра сдвига 1: нечетные — при переполнении счетчика 10 и четные — при переполнении счетчика 11; эти недостающие символы могут быть вычислены по содержимому регистров 17 или 18, поскольку являются символами М-последовательности, отстоящими от символов, хранящихся в ячейках регистров 17 или 18, на половину периода последовательности.

Известно, что любой отрезок М-последовательности может быть экстраполирован на произвольное число тактов путем умножения его на соответствующую степень матрицы переходов, то-есть если $x(t)$ отрезок М-последовательности в такте t , то через k тактов этот отрезок превратится в отрезок $x(t+k)$, равный

$$x(t+k) = T^k x(t),$$

где T — матрица переходов генераторного регистра сдвига 1. Умножение на матрицу T^k , эквивалентное быстрому сдвигу, производится в схеме быстрого сдвига 20 обычными методами. При этом, если произошло переполнение счетчика 10, то для вычислений используется содержимое регистра 17, а результат умножения записывается в нечетные ячейки регистра сдвига 11, а если произошло переполнение счетчика 11, то для вычислений используется содержимое регистра 18, а результат записывается в четные ячейки регистра сдвига 1. Сигналы переполнения счетчиков подаются на элементы 19 блока памяти 6 и на управляющие контакты переключателя 12 через блок управления 7.

Одновременно с вводом начальных условий в ячейки регистра сдвига 1 переключатель 3 переводится в нижнее положение. При этом регистр сдвига 1 и сумматор 2 начинают работать в режиме опорного генератора, фаза которого совпадает с фазой приходящего

сигнала. Окончательная проверка правильности фазирования производится коррелятором 5.

Наличие двух дополнительных регистров сдвига, хранящих n четных и n нечетных символов принимаемой последовательности дает возможность выделить неискаженный отрезок даже в тех случаях, когда неискаженные символы разделены ошибочными символами. Это позволяет устройству сохранять свою работоспособность при действии сильных помех, когда работа аналогов полностью нарушается.

Предложенное устройство позволяет обнаружить значительную часть ошибок во вводимых начальных условиях и тем самым исключить длительную корреляционную проверку заведомо ложных исходных данных. Это приводит к сокращению времени вхождения в синхронизм.

Предлагаемое устройство сравнительно просто по конструкции. Основными его частями являются три n -разрядных регистра сдвига, три счетчика, число разрядов в каждом из которых не более, чем $\log_2 n$ и ряд вспомогательных логических схем. В отличие от аналога 3 в устройстве отсутствуют длинные регистры с большим количеством выводов, и многовходовой мажоритарный элемент. Это позволяет получить компактную реализацию схемы с помощью унифицированных интегральных схем.

Формула изобретения

Устройство для передачи информации, содержащее регистр сдвига, выход которого подключен к первому входу сумматора, второй вход которого соединен с первым выходом переключателя, второй выход первого переключателя подключен к одному из входов счетчика и входу коррелятора, третий выход переключателя подключен к одному из входов регистра, другие входы которого подсоединенны к выходам второго переключателя, блок управления, соединенный с выходом счетчика, другой вход которого соединен с выходом сумматора через элемент ИЛИ-НЕ, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него введены дополнительные переключатель, счетчики, сумматоры и элементы ИЛИ-НЕ, блок памяти, первые выходы которого подключены к одним из входов дополнительных сумматоров, вторые выходы блока памяти соединены с другими входами дополнительных сумматоров через дополнительный переключатель, выход которого соединен со входом первого переключателя, третьи выходы блока памяти подключены ко входам второго переключателя, выходы дополнительных сумматоров соединены с управляющими входами и через дополнительные элементы ИЛИ-НЕ со счетными входами дополнительных счетчиков, выходы которых подключены к блоку управления, выходы которого соединены с управляющими входами блока памяти.

