



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

(19) SU (11) 1201855 A

60 4 G 06 P 7/02

ВСЕСОЮЗНАЯ

16 13
БИБЛИОТЕКА

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 3776951/24-24

(22) 25.07.84

(46) 30.12.85. Бюл. № 48

(71) Минский радиотехнический ин-
ститут

(72) А.Н.Морозевич и А.А.Бутов

(53) 681.332.65(088.8)

(56) Авторское свидетельство СССР
№ 531150, кл. G 06 F 7/02, 1976.

Авторское свидетельство СССР
№ 478303, кл. G 06 F 7/04, 1975.
(54)(57) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ
ДВОИЧНЫХ ЧИСЕЛ, содержащее первый
и второй многовходовые элементы
ИЛИ, и элементов равнозначности,
и регистров сдвига, информационные
входы которых являются входами
сравниваемых чисел устройства, а
выходы сдвига объединены и подклю-
чены к входу сдвига устройства, пря-
мой выход старшего разряда каждого
регистра сдвига соединен с соответ-
ствующим входом первого многовхо-
дового элемента ИЛИ и первым вхо-
дом соответствующего элемента рав-
нозначности, вторые выходы всех
элементов равнозначности подключе-

ны к входу задания режима устрой-
ства, выходы многовходовых элемен-
тов ИЛИ соединены с входами эле-
мента И, выход которого подключен
к управляющим входам всех элементов
равнозначности, отли чаю-
щиеся тем, что, с целью рас-
ширения области применения за счет
возможности выявления минимально-
го числа при произвольном распреде-
лении нулей и единиц в двойной за-
писи сравниваемых чисел, в него
введены группа элементов И и управ-
ляющий регистр, установочный вход
которого соединен с входом началь-
ной установки устройства, выходы
поразрядно соединены с первыми вхо-
дами соответствующих элементов И
группы, а входы поразрядно соеди-
нены с выходами соответствующих
элементов равнозначности, второй
вход каждого элемента И группы сое-
динен с инверсным выходом старше-
го разряда соответствующего регист-
ра сдвига, а выход соединен с соответ-
ствующим входом второго многовходо-
вого элемента ИЛИ.

SU
m
1201855 A

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств ЭВМ и создания устройств статистической информации.

Цель изобретения - расширение области применения за счет возможности выявления минимального числа при произвольном распределении нулей и единиц в двоичной записи сравниваемых чисел.

На фиг. 1 изображена схема устройства для сравнения двоичных чисел; на фиг. 2 - реализация элемента равнозначности.

Устройство содержит регистры 1 сдвига, вход 2 сдвига, многовходовые элементы ИЛИ 3 и 4, элемент И 5, η элементов 6 равнозначности, вход 7 задания режима, входы 8 сравниваемых чисел, группу элементов И 9, управляющий регистр 10, вход 11 начальной установки.

Элемент равнозначности содержит элементы НЕ 12, И-НЕ 13 и 14.

Устройство функционирует следующим образом.

Перед началом работы в регистры 1 с входа 8 заносятся исходные числа, подлежащие сравнению, а в регистр 10 - код 11...1 (во все разряды - единица). При поиске максимального числа на вход 7 задания режима устройства подается уровень логического нуля, а при поиске минимального числа - уровень логической единицы.

Устройство находит экстремальное (максимальное или минимальное) число за m тактов, где m - число разрядов каждого из регистров 1. В течение очередного ℓ -го такта, где $\ell \in \{1, 2, \dots, m\}$, анализируется наличие хотя бы одной единицы в одноименных $(m-1+1)$ -х разрядах сравниваемых чисел, и, если в этих разрядах содержится хотя бы одна единица, то на выходе первого элемента ИЛИ 3 появляется уровень логической единицы (в ℓ -м такте работы в старших m -х разрядах регистров 1 циклического сдвига содержатся двоичные цифры, которые в исходном состоянии записаны в соответствующих $(m-1+1)$ -х разрядах). Одновременно анализируется наличие хотя бы одного нуля в одноименных $(m-1+1)$ -х разрядах тех же сравниваемых чисел,

которым в текущем ℓ -м такте соответствуют уровни логической единицы на соответствующих выходах регистра 10. Разрядность регистра 10

- 5 равна числу сравниваемых чисел (числу регистров 1), причем в исходном положении каждому из сравниваемых чисел соответствует уровень логической единицы на соответствующем выходе регистра 10. Если в этих разрядах содержится хотя бы один ноль, то на выходе второго элемента ИЛИ 4 появляется уровень логической единицы. Этот сигнал формируется теми элементами И 9, каждый из которых вторым входом подключен к регистру 1, содержащему в текущий момент времени в m -м разряде ноль, а первым входом -
- 10 к формирующему уровень логической единицы выходу регистра 10. Если в каком-либо разряде регистра 10 оказывается ноль, то на первом входе соответствующего элемента И 9 появляется сигнал логического нуля, "выключая" тем самым соответствующий регистр 1 из работы.


Таким образом, если в указанных 30 разрядах регистров 1 содержится хотя бы одна единица и хотя бы один ноль, то на выходе элемента И 5 появляется уровень логической единицы, который подается на управляющие

- 35 вводы элементов 6 равнозначности. При этом те элементы равнозначности, для которых значения сигналов на их вводах совпадают,рабатывают сигналы, устанавливающие соответствующие им регистры 1 и разряды регистра 10 в нулевое состояние. Очередной ℓ -й такт заканчивается подачей тaktового импульса на входную шину 2, что приводит к циклическому сдвигу на один разряд содержимого каждого из регистра 1 в сторону старших разрядов.


Устройство заканчивает свою работу после подачи m -го импульса на 50 входную шину 2. При этом один из регистров 1 содержит экстремальное число, а остальные регистры обнулены.

В таблице показаны состояния элементов памяти устройства при поиске экстремального (максимального, а затем минимального) числа из трех трехразрядных чисел 110, 010, 101 (старшие разряды справа).

Экстремум	№ такта	Содержимое					
		Сигнал	После окончания переходных процессов	Регистр 1α	Регистр 1δ	Регистр 1с	Выходы регистра 11
		1 1 0	0 1 0	1 0 1	1 1 1		
max	1	1	1				1 0 1
	2	2	2		0 0 0	0 0 0	1 0 0
max	3	3	3		0 0 0	0 0 0	1 0 0
				1 1 0	0 0 0	0 0 0	1 0 0
				1 1 0	0 1 0	1 0 1	1 1 1
				0 0 0		0 0 0	0 1 0
	1	1	1	0 0 0		0 0 0	0 1 0
	2	2	2	0 0 0		0 0 0	0 1 0
min	3	3	3	0 0 0		0 0 0	0 1 0
				0 0 0		0 0 0	0 1 0
				0 0 0	0 1 0	0 0 0	0 1 0



Фиг.1



Фиг.2

Составитель В.Смирнов
Редактор Е.Копча Техред О.Вашишина Корректор А.Обручар

Заказ 8092/50 Тираж 709 Подписьное
ВНИИПП Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4