



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК

(19) SU (II) 1267303 A1

(51) 4 G 01 R 31/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

БЮРО ПО ИЗОБРЕТЕНИЯМ

13

Тестовая ячейка
для МДП-БИС

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

(21) 3862840/24-21

(22) 21.01.85

(46) 30.10.86. Бюл. № 40

(71) Минский радиотехнический институт

(72) А.М. Суходольский, П.П. Дробыш,
В.Н. Власенко и П.В. Притуляк

(53) 621.317.79 (088.8)


(56) Кармазинский А.М. Интегральные
схемы на МДП-приборах. М.: Мир,
1975, с. 506-509.

Авторское свидетельство СССР
№ 1022082, кл. G 01 R 31/26, 1980.

(54) ТЕСТОВАЯ ЯЧЕЙКА ДЛЯ КОНТРОЛЯ КА-
ЧЕСТВА МДП-БИС

(57) Изобретение относится к произ-
водству больших интегральных схем на
МДП-транзисторах (МДП-БИС). Может
быть использовано для их контроля и
управления технологическими процес-
сами изготавления. Цель изобретения -

повышение достоверности контроля -
достигается путем охвата контролем
большой площади различных областей
криスタлла. Другая цель - упрощение
готовой МДП-БИС - достигается за-
 счет сокращения числа используемых
для контроля выводов. Тестовая ячей-
ка представляет собой матрицу из
I.I.I - I.N.N МДП- транзисторов. Ве-
личину N выбирают равной $N = \sqrt{n}$,
где n - необходимое число МДП- тран-
зисторов. Для обеспечения качествен-
ного контроля параметров кристалла
число n должно составлять не менее
10% от общего числа основных (не тес-
товых) элементов, размещаемых на
кристалле. На чертеже также показа-
ны контактные площадки 2, 3 и 4. Уп-
рощение по сравнению с прототипом
достигается сокращением числа выво-
дов МДП-БИС. 2 ил.



Фиг. 1

(19) SU (II) 1267303 A1

Изобретение относится к производству МДП-БИС и может быть использовано для их контроля и управления технологическим процессом изготовления.

Цель изобретения - повышение достоверности контроля за счет охвата контролем большей площади различных областей кристалла и упрощение готовой МДП-БИС за счет сокращения числа используемых для контроля выводов.

На фиг. 1 приведена электрическая схема тестовой ячейки; на фиг. 2 - ее топология.

Тестовая ячейка (фиг. 1) содержит МДП-транзисторы 1.1.1 - 1.N.N, первую 2, вторую 3 и третью 4 контактные площадки.

МДП-транзистор с номером $i=1, j=1$, соединен стоком со стоком МДП-транзистора с номером $i=2, j=1$ и с первой контактной площадкой, истоком со стоком МДП-транзистора с номером $i=1, j=2$, соединенного истоком со стоком МДП-транзистора с номером $i=1, j=3$. Исток МДП-транзистора с номером $i=2, j=1$ соединен со стоком МДП-транзистора с номером $i=2, j=2$, соединенного истоком со стоком МДП-транзистора с номером $i=2, j=3$.

Исток дополнительного МДП-транзистора с номерами i, j ($i, j \neq 1.1 - 1.3; 2.1-2.3; j \neq 1, j \neq N$) соединен со стоком дополнительного МДП-транзистора с номером $i, j+1$, а его сток - с истоком МДП-транзистора с номером $i, j-1$, стоки дополнительных МДП-транзисторов с номерами i, j ($i > 2, j = 1$) соединены с первой контактной площадкой, а их истоки - со стоками дополнительных МДП-транзисторов с номерами $i, j+1$, истоки дополнительных МДП-транзисторов с номерами i, j ($i > 1, j = N$) соединены с второй контактной площадкой, а их стоки с истоками дополнительных МДП-транзисторов с номерами $i, j-1$, стоки двух дополнительных МДП-транзисторов с номерами $i=1, j=4$ и $i=2, j=4$ соединены соответственно с истоками МДП-транзисторов с номерами $i=1, j=3$ и $i=2, j=3$, затворы всех МДП-транзисторов с номерами i, j ($i = 1-N; j = 1-N$) соединены с третьей контактной площадкой.

Предлагаемое устройство работает следующим образом.

Тестовая ячейка представляет собой матрицу из 1.1.1 - 1.N.N МДП-тран-

зисторов. Величину N выбирают равной $N=\sqrt{P}$, где P - необходимое число МДП-транзисторов. В свою очередь число N для обеспечения качественного контроля параметров кристалла должно составлять не менее 10% от общего числа основных (не тестовых) элементов, размещаемых на кристалле. Кроме того, МДП-транзисторы 1.1.1-1.N.N должны

занимать на кристалле значительную площадь для выявления всех возможных дефектов. МДП-транзисторы 1.1.1-1.N.N могут быть расположены локально в одной области кристалла (фиг. 2) или, например, могут быть распределены по кристаллу.

Отношение суммарной длины (l_1) каналов всех МДП-транзисторов 1.1.1-1.N.N к суммарной ширине каналов (W_1) всех МДП-транзисторов выбирается из условия

$$\frac{l_1}{W_1} = \frac{l_\delta}{W_\delta} \quad (1)$$

где l_δ и W_δ соответственно длина и ширина канала базового МДП-транзистора, используемого для реализации основной (не тестовой) структуры МДП-БИС.

Выполнение соотношения (1) обеспечивает по двум основным характеристикам: пороговому напряжению и крутизне матрицы NxN МДП-транзисторов 1.1.1-1.N.N эквивалентность ее одному базовому транзистору.

Действительно, уравнение вольт-амперной характеристики любого МДП-транзистора в пологой области имеет вид

$$I_{cn} = -K' \frac{W}{l} (V_{34} - V_t)^2 \quad (2)$$

где I_{cn} - ток стока; V_t - физическая величина порогового напряжения;

V_{34} - напряжение стока;

W - ширина канала;

l - длина канала,

$$K' \frac{W}{l} = K - \text{ крутизна МДП-транзистора};$$

$$K = \frac{M_p \cdot \epsilon_{ox}}{2t_{ox}} - \text{коэффициент проводимости}.$$

Как видно из уравнения (2), крутизна определяется отношением ширины канала МДП-транзистора к его длине и коэффициентом проводимости K' .

Коэффициент проводимости K' имеет одинаковую величину для всех транзисторов, расположенных на кристалле независимо от их размеров, так как K'

зависит от диэлектрической проницаемости подзатворного окисла ϵ_{ox} , подвижности носителей в канале - M_p и толщины подзатворного диэлектрика t_{ox} .

Следовательно, крутизна двух МДП-транзисторов на одном кристалле определяется только отношением длины канала к ширине. В одном случае эти соотношения равны, из чего вытекает равенство крутизны базового транзистора и тестовой ячейки (группового транзистора).

Равенство технологического значения пороговых напряжений базового и группового транзисторов вытекает из равенства удельной крутизны этих транзисторов:

$$I_{ci} = -K(V_{zi} - V_t)^2 \quad (3)$$

Равенство удельной крутизны - K , физической величины порогового напряжения V_t и задаваемого тока I_{ci} при измерениях обеспечивает равенство напряжений на затворе V_{zi} , которое при токе стока 1 мкА является технологическим пороговым напряжением.

Следовательно, по двум основным характеристикам: пороговому напряжению и крутизне матрица NxN МДП-транзисторов 1.1.1 - 1.N.N эквивалентна одному базовому МДП-транзистору. Однако эта матрица занимает площадь значительно большую чем один базовый МДП-транзистор, что позволяет охватить контролем большую часть кристалла и повысить таким образом достоверность контроля. Охватываемая контролем площадь может быть увеличена или уменьшена для обеспечения заданной достоверности контроля за счет выбора величины N .

Для измерения параметров матрицы МДП-транзисторов 1.1.1-1.N.N, эквивалентных параметрам базового МДП-транзистора, например порогового напряжения, соединяют контактные площадки 2 и 4, задают на контактную площадку 2 ток и измеряют пороговое напряжение между контактными площадками 2 и 3. При наличии определенного вида дефекта на исследуемой площади кристалла может оказаться, что МДП-транзистор 1.i.j, имеющий данный дефект, выгорает. Это приводит к отклонению всех последовательно включенных МДП-транзисторов 1.i.1-1.i.N, увеличению общего сопротивления между контактными площадками 2 и 3 и соответствующему увеличению напряже-

ния между площадками 2 и 3, по которому можно судить о годности МДП-БИС. Кроме катастрофических отказов (типа выгорания МДП-транзисторов) может иметь место и уход параметров, о котором можно судить по отклонению величины напряжения между площадками 2 и 3. Для обеспечения контроля МДП-БИС должна иметь три вывода, соединенных с контактными площадками 2, 3 и 4 (известное устройство требует наличия шести выводов). Следовательно предлагаемая тестовая структура обеспечивает сокращение числа выводов МДП-БИС, т.е. ее упрощение.


Ф о р м у л а изобретения

Тестовая ячейка для контроля качества МДП-БИС, содержащая контактные площадки, МДП-транзистор с номером $i=1$, $j=1$, соединенный стоком

- 20 со стоком МДП-транзистора с номером $i=2$, $j=1$ и с первой контактной пло-
щадкой; истоком - со стоком МДП-тран-
зистора с номером $i=1$, $j=2$, соеди-
ненного истоком со стоком МДП-тран-
зистора с номером $i=1$, $j=3$, МДП-
транзистора с номером $i=2$, $j=1$,
30 соединенный истоком со стоком МДП-
транзистора с номером $i=2$, $j=2$,
соединенного истоком со стоком МДП-
транзистора с номером $i=2$, $j=3$,
отличающимся тем, что, с целью повышения достоверности кон-
троля за счет охвата контролем боль-
шой площади различных областей крис-
талла и упрощения МДП-БИС за счет
35 сокращения используемых для контроля
выводов, в тестовую ячейку введено
 N^4-6 дополнительных МДП-транзисторов
40 (N - произвольное число), причем ис-
ток дополнительного МДП-транзи-
стра с номером i, j , ($i, j \neq 1.1-1.3;$
2.1-2.3; $j \neq 1, j \neq N$) соединен со
стоком дополнительного МДП-транзи-
45 стора с номером $i, j+1$, а его сток -
с истоком МДП-транзистора с номером
 $i, j-1$, стоки дополнительных МДП-
транзисторов с номерами i, j ($i > 2,$
 $j = 1$) соединены с первой контакт-
50 ной площадкой, а их истоки - со сто-
ками дополнительных МДП-транзисторов
с номерами $i, j+1$, истоки дополните-
льных МДП-транзисторов с номерами
 i, j ($i \geq 1, j = N$) соединены с вто-
55 рой контактной площадкой, а их сто-
ки - с истоками дополнительных МДП-
транзисторов с номерами $i, j-1$, сто-
ки двух дополнительных МДП-транзи-

ров с номерами $i=1$, $j=4$ и $i=2$, $j=4$ соединены соответственно с исто-
ками дополнительных МДП-транзисторов
с номерами $i=1$, $j=3$ и $i=2$, $j=3$,

затворы всех МДП-транзисторов с номе-
рами i , j ($i = 1 - N$, $j = 1 - N$) сое-
динены с третьей контактной площа-
дкой.



Фиг. 2

Редактор Л. Повхан

Составитель В. Дворкин
Техред И. Попович

Корректор М. Демчик

Заказ 5768/42

Тираж 728
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписьное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4