



СОЮЗ СОВЕТСКИХ  
СОЦИАЛИСТИЧЕСКИХ  
РЕСПУБЛИК


(19) SU (11) 1432559 А1

(51) 4 G 06 F 15/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР  
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

## ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



(21) 3874932/24-24

(22) 22.03.85

(46) 23.10.88. Бюл. № 39

(71) Минский радиотехнический институт

(72) А.М. Суходольский, О.В. Герман и О.Н. Жаров

(53) 621.503.55(088.8)

(56) Патент США № 4347563, кл. G 06 F 15/46, 1982.

Патент США № 4362103, кл. H 04 Q 9/00, 1982.

(54) СИСТЕМА УПРАВЛЕНИЯ ТЕХНОЛОГИЧЕСКИМИ КОМПЛЕКСАМИ

(57) Изобретение относится к автоматическому управлению и может быть использовано при построении распределенных систем управления технологическими комплексами. Цель изобретения - повышение пропускной способности линий связи за счет уменьшения времени ожидания передачи для каждого локального устройства управления. Система управления технологическими комплексами содержит N локальных устройств управления, линию связи, N устройств связи с объектом и уст-

ройство начального обмена приоритетами. Локальное устройство управления посредством устройства связи с объектом осуществляет управление технологическим объектом, отображение получаемой информации, взаимодействие с аналогичными устройствами управления. Обмен информацией между отдельными локальными устройствами управления осуществляется в соответствии с системой динамических приоритетов. Текущее значение приоритета информации зависит от времени ожидания передачи, начального приоритета информации и приоритета данного локального устройства управления. Доступ к линии связи получает локальное устройство управления с наивысшим в данный момент времени приоритетом информации. Устройство начального обмена является инициатором начала обмена между локальными устройствами управления. Изобретение обеспечивает высокую гибкость обмена информацией в системе и повышение эффективности использования средств канала связи. З.п. ф-лы, 5 ил., 1 табл.

(19) SU (11) 1432559 А1

Изобретение относится к автоматическому управлению и может быть использовано при построении распределенных систем управления технологическими комплексами.

Целью изобретения является повышение пропускной способности линий связи за счет уменьшения времени ожидания передачи для каждого локального устройства управления.

На фиг. 1 приведена структурная схема промышленной системы управления; на фиг. 2 - структурная схема локального устройства; на фиг. 3 - форматы сообщений; на фиг. 4 - структурная схема блока управления; на фиг. 5 - структурная схема устройства начального обмена приоритета.

Система управления содержит локальные устройства  $1_1$ - $1_N$  управления, линию 2 связи, устройства  $3_1$ - $3_N$  связи с объектом и устройство 4 начального обмена приоритетами.

Локальное устройство  $1_i$  управления содержит (фиг. 2) центральный процессор 5, блок 6 памяти, блок 7 ввода-вывода, интерфейсный блок 8, системную шину 9, блок 10 управления, дешифратор 11, второй блок 12 памяти, первый счетчик 13 импульсов, шифратор 14, коммутатор 15, второй счетчик 16 импульсов, третий блок 17 памяти, первый преобразователь 18 кодов, D-триггер 19, элемент И 20, приемопередатчик 21, второй преобразователь 22 кодов и входы-выходы 23-34 блоков устройства.

Блок управления (фиг. 4) содержит первый одновибратор 35, первый 36 и второй 37 узлы сравнения дешифратор 38, первый элемент И 39, первый D-триггер 40, второй элемент И 41, второй одновибратор 42, инвертор 43, третий элемент 44, первый таймер 45, первый RS-триггер 46, первый элемент ИЛИ 47, счетчик 48 импульсов, второй таймер 49, второй элемент ИЛИ 50, второй RS-триггер 51 и узел 52 начальной установки.

Устройство начального обмена приоритетами содержит элемент 53 запуска (интегрирующая RC-цепочка), элемент НЕ 54, сдвиговый регистр 55, первый 56 и второй 57 блоки постоянной памяти, первый элемент ИЛИ 58, первый элемент И 59, второй элемент И 60, второй элемент ИЛИ 61, преобразователь 62 кодов и передатчик 63.

В предлагаемой системе осуществляется динамическая приоритезация информации, передаваемой каждым локальным устройством управления. Текущее значение приоритета зависит от времени ожидания передачи, начального приоритета данных и приоритета данного локального устройства управления. Доступ к линии связи получает локальное устройство управления с наивысшим в данный момент времени приоритетом информации. По сравнению с известными системами обеспечиваются более высокая гибкость обмена информацией и повышение эффективности использования средств канала связи.

Система управления (фиг. 1) представляет собой комплекс локальных устройств  $1_i$  ( $i = 1, N$ ) управления, осуществляющих управление одним или несколькими технологическими объектами, обработку и отображение технологической информации. Взаимодействие между отдельными устройствами 1 управления осуществляется по линии 2 связи. В любой момент времени только одно устройство  $1_i$ , являющееся источником, может осуществлять передачу блоков данных, принимаемых всеми остальными устройствами  $1_j$ . Однако обработка принятой информации осуществляется только устройством  $1_i$ , которому она адресована. На фиг. 3 приведен формат передаваемого сообщения, содержащего служебный блок, п блоков данных и блок окончания. Служебный блок сообщения содержит информацию об адресе устройства-источника, типе сообщения, адреса устройства-приемника.

Правильно принятая информация квтируется устройством-приемником путем передачи подтверждения (фиг. 3б). Если устройство-источник не получило подтверждения в течение установленного промежутка времени, то передача сообщения повторяется. Данным, подготовляемым для передачи локальными устройствами 1 управления, присваивается определенное значение приоритета, зависящее от приоритета данного устройства  $1_i$  управления, времени ожидания передачи, начального приоритета данных.

Устройство-источник определяется по результатам цикла обмена приоритетами как устройство, имеющее в данный момент времени наибольший приори-

тет данных. Очередной цикл обмена приоритетами начинается после передачи подтверждения приемника либо через фиксированный промежуток времени ( $T_3$ ) после окончания предыдущего цикла обмена, если подтверждение не будет передано. В течение цикла обмена приоритетами каждому устройству  $1_i$  управления выделяется отрезок времени ( $T_1$ ), когда оно может передать сообщения с текущим значением приоритета подготовленных данных (формат сообщения приведен на фиг. 3в). Каждое устройство  $1_i$  во время цикла обмена производит сравнение собственного приоритета с приоритетом других устройств  $1_j$ , и если его приоритет является наибольшим, то данное устройство  $1_i$  может начать передачу данных по окончании цикла обмена. Устройства  $1_i$ , не получившие право передачи, увеличивают текущее значение приоритета. Текущий приоритет данных выбирается из множества допустимых значений приоритетов, устанавливаемого для каждого устройства  $1_i$ . Отсутствию подготовленных для передачи данных соответствует нулевой приоритет, общий для всех устройств  $1_i$ . С целью исключения конфликтных ситуаций множества допустимых значений приоритетов различных устройств  $1_i$  не должны иметь общих элементов.

Таким образом, в системе возможны три типа сообщения: "Данные", "Подтверждение", "Приоритет". Первый блок сообщения является служебным и несет информацию о типе сообщения, адресе 40 устройства-источника, устройства-приемника, приоритета, последний - блок окончания, общий для всех типов сообщений.

Локальное устройство  $1_i$  управления 45 посредством устройства  $3_i$  связи с объектом осуществляет управление технологическим объектом, обработку и отображение получаемой информации, взаимодействие с аналогичными устройствами  $1_j$  управления (фиг. 2).

Центральный процессор 5 предназначен для выполнения операций в соответствии с программой, хранимой в блоке 6 памяти. Блок 6 предназначен для хранения команд, констант и промежуточных данных. В качестве центрального процессора 5 и блока 6 памяти могут быть использованы, например,

соответствующие модули, входящие в состав микро-ЭВМ "Электроника 60".

Блок 7 ввода-вывода (периферийное оборудование) обеспечивает возможность контроля и оперативного воздействия на объект управления, хранения больших массивов информации, отображение состояния объекта и пр. В его состав могут входить, например, накопитель на гибких магнитных дисках, дисплей, ЭПМ и другие с соответствующими схемами сопряжения, обеспечивающими их совместную работу с микро-ЭВМ "Электроника 60".

Системная шина 9 представляет собой совокупность линий, обеспечивающих прохождение информации между отдельными подключенными к ней устройствами.

Интерфейсный блок 8 обеспечивает центральному процессору 5 возможность обмена информацией с вторым 12 и третьим 17 блоками памяти и первым счетчиком 13 импульсов. Кроме того, интерфейсный блок 8 обеспечивает центральному процессору 5 ввод двух дискретных сигналов на первом и втором входах в режиме программного обмена либо по прерыванию.

Блок 10 управления осуществляет управление обменом информацией с другими локальными устройствами  $1_i$  управления.

Дешифратор 11 формирует на выходе разрешающий уровень при поступлении на его вход блока окончания сообщения. Он может быть реализован на ИМС K155ЛАЗ.

Второй блок 12 памяти предназначен для хранения принятого сообщения и выдачи служебного блока принятого сообщения в блок 10 управления. Принятое сообщение может быть считано центральным процессором 5.

После принятия всего сообщения его служебный блок выдается на выходе блока 12 памяти.

Первый счетчик 13 импульсов предназначен для хранения числа, соответствующего текущему значению приоритета данного локального устройства  $1_i$  управления.

Коммутатор 15 обеспечивает прохождение на первый вход второго счетчика 16 импульсов кода с выхода первого счетчика 13 импульсов при наличии разрешающего уровня на соответствующем входе коммутатора 15 и с первого

выхода шифратора 14 при наличии разрешающего уровня на входе коммутатора 15.

Третий блок 17 памяти предназначен для хранения данных, подготавливаемых для передачи, и формирования сообщений в соответствии с форматами (фиг. 3).

Шифратор 14 по сигналам с выходов блока 10 управления управляет работой коммутатора 15 и второго счетчика 16 импульсов согласно таблице.

Преобразователь 18 кодов обеспечивает преобразование параллельного кода, поступающего на первый вход, в последовательный для передачи в линию связи, помехоустойчивое кодирование информации и формирование синхронизирующего сигнала, предшествующего каждому передаваемому блоку сообщения.

Второй преобразователь 22 кодов осуществляет декодирование очередного блока сообщения и выдачу его в параллельном коде на вход второго блока 12 памяти.

Приемопередатчик 21 обеспечивает преобразование информации для передачи по линии 2 связи, а также прием и преобразование сигналов, поступающих с линии 2 связи. Конкретная реализация приемопередатчика 21 зависит от типа используемой линии связи, необходимой дальности и достоверности передачи и т.д.

Линия 2 связи обеспечивает прохождение сигналов между отдельными устройствами 1 управления. В качестве линии связи может быть использован световод, коаксиальный кабель, витая пара проводов и др.

Устройства 3, связь с объектом обеспечивают обмен аналоговой и цифровой информации с объектом управления по командам локального устройства 1, управления. В качестве устройств 3, связи с объектом могут быть использованы функциональные блоки систем АСВТ-М, СМЭВМ, КАМАК и др.

Устройство 4 начального обмена приоритетами является инициатором первого цикла обмена приоритетами. После подачи напряжения питания устройство 4 передает сообщение в соответствии с форматом (фиг. 3б). При включении напряжения питания импульс с выхода элемента НЕ 54 производит

запись единицы в младший разряд регистра 55 сдвига. Уровень логической единицы с первого выхода регистра 55 через элемент ИЛИ 58 поступает на второй вход преобразователя 62 кодов и разрешает прохождение на первый вход преобразователя 62 кода с выхода блока 56 постоянной памяти. Содержимым блока 56 постоянной памяти является код, соответствующий формату служебного блока (фиг. 3б). Служебный блок с первого выхода преобразователя 62 через передатчик 63 поступает в линию связи. Окончив передачу, преобразователь 62 устанавливает на втором выходе уровень логической единицы. При этом на втором выходе регистра 55 появляется высокий уровень, а на первом - низкий. На вход преобразователя 62 поступает код с выхода блока 57 постоянной памяти, соответствующий формату блока окончания. Преобразователь 62 кодов и передатчик 63 аналогичны соответственно преобразователю 18 и приемопередатчику 21.

Работу системы рассмотрим на примере функционирования локального устройства 1, управления:

При включении напряжения питания импульс с выхода узла 52 начальной установки переводит RS-триггер 51 в единичное состояние. При этом происходит установка триггеров 46 и 40 и сброс счетчика 48. Кроме того, центральный процессор 5 сигналом на линии "Сброс" устанавливает в исходное положение второй 12 и третий 17 блоки памяти и сбрасывает счетчик 13. В этом состоянии устройство 1, находится до тех пор, пока не будет принято первое сообщение типа "Подтверждение". Это сообщение формирует и передает в линию 2 связи устройство 4 начального обмена. О приеме данного сообщения свидетельствует высокий уровень на выходе дешифратора 38, который переводит RS-триггер 46 в нулевое состояние. Уровень логической единицы с инверсного выхода RS-триггера 51 разрешает работу таймера 45. Это является началом первого цикла обмена приоритетами. Появление высокого уровня на первом таймере 45 указывает момент времени, когда данное устройство 1, управления должно передать сообщение с текущим значением приоритета подготовленных для пе-

редачи данных. При появлении высокого уровня на первом выходе таймера 45 уровни логической единицы с выходов 27 и 29 шифратора 14 разрешают запись информации с выхода счетчика 13 в счетчик 16. Кроме того, устанавливается D-триггер 19. На первый выход блока 17 памяти поступает служебный блок приоритетного сообщения (фиг. 3в), со значением приоритета, определяемым текущим состоянием счетчика 13. При появлении высокого уровня на втором входе преобразователь 18 кодов снижает уровень логической единицы с 15 первого выхода и начинает преобразование блока, поступившего на первый вход. Значение счетчика 16 увеличивается на единицу, на первый выход блока 17 памяти поступает блок окончания, а на второй выход - уровень логического нуля. По окончании преобразования первого блока преобразователь 18 кодов устанавливает на первом выходе уровень логической единицы, который через элемент И 20 поступает на его второй вход. Преобразователь 18 начинает обработку очередного блока (блока окончания) и устанавливает на первом выходе уровень логического нуля. При этом значение счетчика 16 увеличивается на единицу, на втором выходе блока 17 памяти появляется уровень логической единицы, который переводит D-триггер 19 в нулевое состояние. Таким образом, при появлении логической единицы на пятом выходе блока 10 управления в линию связи передается сообщение типа "Приоритет" со значением приоритета, определяемым состоянием счетчика 13 и множеством допустимых значений приоритетов данного локального устройства 1; управлениия. Об окончании цикла обмена приоритетами свидетельствует появление ( $N+1$ )-го импульса на втором выходе таймера 45. При этом на выходе счетчика 48 появляется уровень логической единицы, который, в свою очередь, сбрасывает RS-триггер 46.

Во время цикла обмена приоритетами блок 10 производит сравнение принятых значений приоритетов с текущим приоритетом данного устройства 1;. При приеме сообщения со значением приоритета, большим или равным текущему значению приоритета данного уст-

ройства 1; управления, импульс с выхода узла 37 сравнения сбрасывает D-триггер 40. По окончании цикла обмена приоритетами уровень логической единицы на выходе элемента И 41 свидетельствует о том, что данное устройство 1; управления имеет в настоящий момент наибольшие значение приоритета и может приступить к передаче данных.

Данные, подлежащие передаче, должны быть предварительно записаны под управлением центрального процессора 5 в соответствующие ячейки блока 17 памяти согласно формату (фиг. 3а) и таблице распределения памяти. Затем в счетчик 13 должен быть записан адрес ячейки блока 17 памяти, в которой хранится служебный блок сообщения со значением приоритета, соответствующим начальному приоритету данных, записанных в блоке 17 памяти.

Сигналом для начала передачи данных является появление уровня логической единицы на выходе элемента И 41. При этом шифратор 41 на выходе 26 формирует адрес ( $A_k$ ), по которому записан первый блок сообщения блока 17 памяти, а уровни логической единицы на выходах 28 и 29 шифратора 14 обеспечивают запись адреса с выхода 26 в счетчик 16, а также устанавливают D-триггер 19 в единичное состояние. На выходе элемента И 20 появляется высокий уровень, свидетельствующий о том, что первый блок передаваемого сообщения поступил на первый выход блока 17 памяти. Преобразователь 18 кодов устанавливает уровень логического нуля на первом выходе и начинает передачу первого блока сообщения. Значение счетчика 16 увеличивается на единицу и на выход блока 17 памяти поступает второй блок передаваемого сообщения. Окончив обработку первого блока, преобразователь 18 кодов устанавливает уровень логической единицы на первом выходе, который через элемент И 20 поступает на его второй вход и начинает преобразование второго блока, поступившего с выхода блока 17 памяти, и снимает уровень логической единицы с первого выхода, и т.д.

При поступлении на выход блока 17 памяти блока окончания сообщения на его втором выходе формируется уровень логического нуля. После окон-

чания преобразования последнего блока на втором выходе блока 17 памяти появляется высокий уровень и сбрасывается D-триггер 19.

Одновибратор 42 при поступлении на его вход уровня логической единицы снимает разрешающий уровень с входа элемента И 41 на время  $\tilde{T}_2$  (время, необходимое на пеоседачу данных и получение подтверждения от устройства-приемника). Если за это время подтверждение не получено, то на выходе элемента И 41 появляется уровень логической единицы и сообщение передается повторно. Если за время  $\tilde{T}_3$  сообщение не передано и не принято подтверждение приема, импульс с выхода таймера 42 устанавливает RS-триггер 46 в единичное состояние и начинается очередной цикл обмена приоритетами.

О том, что подтверждение принято, свидетельствует появление уровня логической единицы на выходе дешифратора 38, который устанавливает в единичное состояние RS-триггер 46, через элемент И 39 сбрасывает счетчик 13 и поступает на первый вход интерфейсного блока 8, это означает, что данные переданы и получен сигнал подтверждения.

Если локальное устройство 1, управления не получило право на передачу подготовленных данных по результатам последнего обмена приоритетами, то уровень логической единицы с первого выхода блока 10 управления увеличивает значение счетчика 13, увеличивая тем самым текущее значение приоритета данных. Значение счетчика 13 не изменяется, если он сброшен, т.е. данное устройство 1 не имеет данных, подготовленных для передачи, и если счетчик 13 полностью заполнен, т.е. данные имеют максимально возможное для данного устройства 1, значение приоритета.

Появление уровня логической единицы на выходе узла 36 сравнения означает, что принятые данные, адресованные данному устройству 1, управления, и должно быть передано подтверждение приема. Уровень логической единицы на втором выходе интерфейсного блока 8 информирует центральный процессор 5 о том, что принятые данные могут быть считаны с блока 12 памяти.

При появлении высокого уровня на входе 23 шифратор 14 (таблица) обеспечивает запись в счетчик 16 адреса ячейки блока 17 памяти, в который записан первый блок подтверждения. Передача подтверждения осуществляется аналогично передаче приоритета. Окончание передачи подтверждения является началом нового цикла обмена приоритетами.

Система позволяет повысить эффективность использования пропускной способности линий связи, так как исключаются непроизводительные потери времени при отсутствии подготовленной для передачи информации в одном или нескольких логических устройствах управления. Кроме того, система позволяет организовать обмен информацией в соответствии с динамическими приоритетами.

#### Ф о р м у л а изобретения

1. Система управления технологическими комплексами, содержащая N локальных устройств управления, подключенных первыми входами-выходами к линии связи, а вторыми входами-выходами - к входам-выходам соответствующих устройств связи с объектом, отличающаяся тем, что, с целью повышения пропускной способности линий связи за счет уменьшения времени ожидания передачи для каждого локального устройства управления, в нее введено устройство начального обмена приоритетами, связанное выходом с линией связи.

2. Система по п. 1, отличающаяся тем, что каждое локальное устройство управления содержит три блока памяти, центральный процессор, блок управления, два преобразователя кодов, интерфейсный блок, системную шину, шифратор, блок ввода-вывода, D-триггер, коммутатор, элемент И, дешифратор, два счетчика импульсов и приемопередатчик, соединенный входами-выходами с первыми входами-выходами устройства, входом - с первым выходом первого преобразователя кодов, а выходом - с входом второго преобразователя кодов, подключенного выходом к входу дешифратора и информационному входу второго блока памяти, соединенного входом "Сброс" с выходом дешифратора и с первым входом

блока управления, входом "Считыва-  
ние" - с шиной "Управление выходом"  
интерфейсного блока, первым информа-  
ционным выходом - с информационным  
входом интерфейсного блока, а вторым  
информационным выходом - с вторым  
входом блока управления, подключен-  
ного третьим входом к выходу первого  
счетчика импульсов и первому информа-  
ционному входу коммутатора, первым  
выходом - к счетному входу первого  
счетчика импульсов, вторым выходом -  
к сбросовому входу первого счетчика  
импульсов и первому входу "Требование  
обслуживания" интерфейсного блока,  
третьим выходом - к первому входу  
шифратора и второму входу "Требование  
обслуживания" интерфейсного блока,  
четвертым выходом - к второму входу 20  
шифратора, а пятым выходом - к третьему  
входу шифратора, соединенного  
первым выходом с вторым информацион-  
ным входом коммутатора, вторым и  
третьим выходами - соответственно с  
первым и вторым управляющими входами  
коммутатора, а четвертым выходом - с  
S-входом D-триггера и с разрешающим  
входом второго счетчика импульсов,  
подключенного установочным входом к  
выходу коммутатора, а счетным входом -  
к первому входу первого элемента И и  
второму входу первого преобразовате-  
ля кодов, соединенного первым входом  
с выходом первого элемента И, свя-  
занного вторым входом с прямым выхо-  
дом D-триггера, соединенного С-вхо-  
дом с управляющим выходом третьего  
блока памяти, связанного первым ин-  
формационным входом с выходом второго 40  
счетчика импульсов, информационным  
выходом - с вторым входом первого  
преобразователя кодов, а входом "За-  
пись" - с установочным входом перво-  
го счетчика импульсов и выходной ши-  
ной интерфейсного блока, подключен-  
ного входами-выходами через систем-  
ную шину с входами-выходами цент-  
рального процессора, первого блока  
памяти, блока ввода-вывода и с вторым 50  
входом-выходом устройства.

3. Система по п. 2, отли ча ю-  
щая с я тем, что блок управления  
содержит два узла сравнения, два RS-  
триггера, D-триггер, два таймера, дешиф-  
ратор, два элемента ИЛИ, счетчик импуль-  
сов, два одновибратора, три элемента И,  
инвертор и узел начальной установки, со-  
единенный выходом с S-входом второго 55


RS-триггера, соединенного инверсным  
выходом с первым входом первого тай-  
мера, прямым выходом - с первыми  
входами первого и второго элемента  
ИЛИ, а R-входом - с выходом дешифра-  
тора, с вторым входом первого элемен-  
та ИЛИ и с первым входом первого  
элемента И, подключенного выходом к  
второму выходу блока, а вторым вхо-  
дом - к прямому выходу D-триггера,  
к входу инвертора и первому входу  
второго элемента И, связанного выхо-  
дом с четвертым выходом блока и вхо-  
дом второго одновибратора, вторым  
входом - с выходом второго одновибра-  
тора, а третьим входом - с вторым  
входом второго элемента ИЛИ, с инверст-  
ным выходом первого RS-триггера и  
первым входом третьего элемента И,  
соединенного вторым входом с выходом  
инвертора, а выходом - с первым вы-  
ходом блока, подключенного пятым вы-  
ходом к первому выходу первого тайме-  
ра, соединенного вторым выходом со  
счетным входом счетчика импульсов, а  
вторым входом - с С-входом D-тригге-  
ра, с входом второго таймера и с пря-  
мым выходом первого RS-триггера, под-  
ключенного S-входом к выходу первого  
элемента ИЛИ, а R-входом - к выходу  
счетчика импульсов, соединенного ус-  
тановочным входом с выходом второго  
элемента ИЛИ, причем выход второго  
таймера подключен к третьему входу  
первого элемента ИЛИ, а первый вход  
блока - к входу первого одновибратора,  
связанного с первыми входами пер-  
вого и второго узлов сравнения и пер-  
вым входом дешифратора, соединенного  
вторым входом с вторыми входами пер-  
вого и второго узлов сравнения с вто-  
рым входом блока, подключенного  
третьим выходом к выходу первого уз-  
ла сравнения, а третьим входом - к  
третьему входу второго узла сравне-  
ния, соединенного выходом с R-входом  
D-триггера.

4. Система по п. 1, отли ча -  
ю щая с я тем, что устройство на-  
чального обмена приоритетами содержит  
элемент запуска, элемент НЕ, сдви-  
говый регистр, два блока постоянной  
памяти, два элемента И, два элемента  
ИЛИ, преобразователь кодов и передат-  
чик, подключенный к выходу устройст-  
ва, а входом - к первому выходу пре-  
образователя кодов, соединенного вто-  
рым выходом с управляющим входом


сдвигового регистра, связанного сдвигающим входом с выходом элемента НЕ, первым выходом - с первыми входами первых элементов И и ИЛИ, а вторым выходом - с вторым входом первого элемента ИЛИ и первым входом второго элемента И, подключенного выходом к первому входу второго элемента ИЛИ, связанного вторым входом с выходом первого элемента И, а выходом - с первым входом преобразователя кодов, соединенного вторым входом с выходом первого элемента ИЛИ, причем первый и второй блоки постоянной памяти соединены соответственно с вторыми вхо-

дами первого и второго элементов И, а вход элемента НЕ подключен к выходу элемента запуска.


Входы шифратора			Выходы шифратора				
23	24	25	26	27	28	29	
10	1	0	0	A <sub>k-2</sub>	0	1	1
	0	1	0	A <sub>k</sub>	0	1	1
	0	0	1	Любое	1	0	1




Фиг.1




Фиг.2



Фиг.3



Фиг.4



Фиг.5

Редактор О.Юрковецкая

Составитель А.Лишанский  
Техред М.Дидык

Корректор И.Муска

Заказ 5444/44

Тираж 704  
Подписьное  
ВНИИПИ Государственного комитета СССР  
по делам изобретений и открытий  
113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4