



СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК


(19) SU (11) 1656549 A1

(51)5 G 06 F 15/31, 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ




1

(21) 4704593/24
(22) 14.06.89
(46) 15.06.91. Бюл. № 22
(71) Минский радиотехнический институт
(72) Е.Н.Зайцева, А.В.Кривицкий, Г.А.Кухарев и В.П.Шмерко
(53) 681.325(088.8)
(56) Авторское свидетельство СССР
№ 1168925, кл. G 06 F 7/04, 1984.
Авторское свидетельство СССР
№ 1317430, кл. G 06 F 7/00, 1986.
(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГИЧЕСКИХ ПРОИЗВОДНЫХ МНОГОЗНАЧНЫХ ДАННЫХ

2

(57) Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной поддержки вычислений в системах синтеза, анализа и контроля цифровых автоматов, диагностики цифровых устройств, обработки изображений, сжатия данных, синтеза топологии БИС и СБИС. Цель изобретения – расширение функциональных возможностей устройства за счет обработки многозначных данных. Устройство содержит генератор 1 тактовых импульсов, р операционных блоков 2, р блоков 3 памяти и р блоков 4 управления, где р – порядок логической производной или логического интеграла. 4 ил.



Фиг. 1

(19) SU (11) 1656549 A1

Изобретение относится к цифровой вычислительной технике и может быть использовано для аппаратной поддержки вычислений в системах синтеза, анализа, контроля и диагностики цифровых автоматов, обработки изображений, сжатия данных, синтеза топологии больших и сверхбольших интегральных схем.

Целью изобретения является расширение функциональных возможностей устройства за счет обработки многозначных данных.

На фиг. 1 представлена схема устройства; на фиг. 2 – схема операционного блока; на фиг. 3 – схема блока памяти; на фиг. 4 – схема блока управления.

Устройство содержит генератор 1 тактовых импульсов, операционные блоки 2₁-2_p, где p – порядок логической производной/интеграла, блоки 3₁-3_p памяти, блоки 4₁-4_p управления. Каждый операционный блок содержит коммутатор 5 и сумматор 6 по модулю K , где K – значение данных. Каждый блок памяти содержит регистры 7₁-7_T, где T – значение параметра логической производной/интеграла, и элементы 8₁-8_T задержки. Каждый блок управления содержит первый и второй регистры 9 и 10, первый и второй элементы 11 и 12 сравнения, первый и второй счетчики 13 и 14, первый и второй элементы ИЛИ 15 и 16, с первого по четвертый триггеры 17-20, первый и второй элементы И 21 и 22.

Операционный блок 2_i ($i = 1, p$) обеспечивает однократное вычисление логической производной с параметром τ системы K -значных данных по координате X и Y в соответствии с выражениями для p -кратных логических производных с параметром τ , определяемых матричными операторами вида:

$$\frac{\partial^{(p)} X_{Kn}}{\partial (\Delta X)^{(p)}} = M_{Kn}^{(i)} \cdot \frac{\partial^{(p-1)} X_{Kn}}{\partial (\Delta X)^{(p-1)}} \pmod{k}; \quad (1)$$

$$\frac{\partial^{(p)} X_{Kn}}{\partial (\Delta Y)^{(p)}} = \frac{\partial^{(p-1)} X_{Kn}}{\partial (\Delta Y)^{(p-1)}} \cdot M_{Kn}^{(i)} \pmod{k}, \quad (2)$$

где $M_{Kn}^{(i)}$ – матрица логической производной с параметром τ . Исходными данными для i -го операционного блока является система K -значных данных, заданная матрицей вида

$$\frac{\partial^{(i-1)} X_{Kn}}{\partial (\Delta X)^{(i-1)}} \quad (3)$$

(при логической обработке по координате X) или матрицей вида

$$\frac{\partial^{(i-1)} X_{Kn}}{\partial (\Delta Y)^{(i-1)}} \quad (4)$$

(при логической обработке по координате Y). Причем справедливо следующее соотношение:

$$\frac{\partial^{(i)} X_{Kn}}{\partial (\Delta X)^{(i)}} = \frac{\partial^{(i)} X_{Kn}}{\partial (\Delta Y)^{(i)}} = X_{Kn},$$

то есть для блока 2₁ исходными данными является система K -значных данных, заданная матрицей x_{Kn} .

Блок 4_i управления предназначен для синхронизации функционирования блоков 2_i и 3_i. С первого по K^n -й такты работы блока 2_i на его первый информационный вход поэлементно подается первый столбец или строка матрицы многозначных данных.

С первого по τ -й такты первые τ элементов первого столбца или первой строки матрицы многозначных данных (3) или (4) пересыпаются через коммутатор 5 с его информационного входа на его второй выход. Первые τ тактов работы блока 2_i на первый и второй входы сумматора 6 по модулю K информация не поступает, что равносильно подаче на первый и второй входы сумматора 6 по модулю K блока 2_i нулевых элементов.

С ($\tau + 1$)-го по K^n -й такты коммутатор 5 осуществляет пересылку данных со своего информационного входа на первый и второй выходы одновременно, а на второй информационный вход сумматора 6 по модулю K поэлементно поступают ($K^n - \tau$) K -значных данных, принадлежащих первому столбцу или строке матрицы (3) или (4) соответственно.

С ($K^n + 1$)-го по ($\tau + K^n$)-й такты коммутатор 5 пересыпает данные со своего информационного входа на второй выход. С ($K^n + 1$) по $2K^n$ -й такты на первый информационный вход блока 2_i подается второй столбец или вторая строка матрицы многозначных данных (3) или (4) соответственно.

С ($\tau + 1$)-го по ($\tau + K^n$)-й такт на первый информационный вход сумматора 6 по модулю K поступает поэлементно первый столбец или первая строка матрицы многозначных данных (3) или (4).

С ($\tau + 1$)-го по ($\tau + K^n$)-й такт на выходе сумматора 6 по модулю K формируется первый столбец матрицы K -значных данных, имеющий вид

$$\frac{\partial^{(i)} X_{Kn}}{\partial (\Delta X)^{(i)}}, \quad (5)$$

или первая строка матрицы K -значных данных вида

$$\frac{\partial^{(i)} X_{Kn}}{\partial (\Delta Y)^{(i)}}. \quad (6)$$

Матрицы (5) и (6) являются логическими производными первого порядка матриц (3) и (4) соответственно.

Далее блок 2_i функционирует аналогично приведенному выше описанию /с ($t + K^n + 1$)-го по ($t + K^{2n}$)-й такты).

Блок 3_i памяти обеспечивает задержку матрицы K-значных данных на τ тактов относительно начала ввода этой матрицы в блок 3_i. Матрица K-значных данных вводится в блок 3_i начиная с первого по K^{2n} -й такты, а на выходе блока 3_i эта матрица формируется с ($t+1$)-го по ($K^n + \tau$)-й такты.

Блок 4_i управления функционирует следующим образом.

Предварительно в момент времени t_0 в регистры 9, 10 по переднему фронту управляющего сигнала на входах записи-чтения записываются соответственно размерность K^n столбца или строки матрицы K-значных данных (p – количество переменных) и значение параметра τ логической производной или логического интеграла. Счетчики 13 и 14 устанавливаются в нулевые состояния, триггер 19 – в нулевое состояние, триггер 20 – в единичное состояние.

С первого по K^n -й такты работы блока 4_i происходит наращивание содержимого счетчиков 13 и 14. На t -м такте работы блока 4_i элемент 12 сравнения формирует на выходе сигнал высокого логического уровня, так как на t -м такте содержимое регистра 10 совпадает с содержимым счетчика 14. В триггер 18 записывается состояние выхода элемента 12 сравнения и тем самым на выходе триггера 18 формируется высокий логический уровень. Затем триггер 18 переключается в нулевое состояние по переднему фронту очередного ($t+1$)-го тактового импульса. С выхода триггера 18 через элемент ИЛИ 16 на информационный вход триггера 19 поступает сигнал, по заднему фронту которого третий триггер 19 переключается в единичное состояние. В результате этого на четвертом выходе блока 4_i устанавливается высокий логический уровень. Сигнал, сформированный на выходе триггера 18, передается через элемент И 22, так как на его втором входе высокий логический уровень. С выхода триггера 18 через элемент И 21 на вход установки в "0" триггера 20 поступает сигнал, по заднему фронту которого происходит сброс триггера 20. Тем самым на входе разрешения триггера 20, на втором входе первого элемента И 21 и на втором входе элемента И 22 устанавливается низкий логический уровень. Следовательно, на первом выходе блока 4_i ($\ell = 1, p-1$) формируется сигнал высокого логического уровня только на t -м такте его работы. Этот сигнал обеспечивает установку в исходное состояние блока 4_{i+1} управления.

- На K^n -м такте работы блока 4_i элемент 11 сравнения формирует на выходе сигнал высокого логического уровня. Это осуществляется за счет того, что на K^n -м такте содержимое регистра 9 совпадает с содержимым счетчика 13. В триггер 17 записывается состояние выхода элемента 11 сравнения. Затем триггер 17 переключается в нулевое состояние по переднему фронту очередного (K^n+1)-го тактового импульса. С выхода триггера 17 через элемент ИЛИ 15 на входы установки в "0" счетчиков 13 и 14 поступает сигнал, по переднему фронту которого они устанавливаются в нулевое состояние. Тем самым счетчики 13 и 14 выполнили свои функции по управлению работой блока 4_i на первом цикле его работы и подготовлены для осуществления второго цикла функционирования блоком 4_i. С выхода триггера 14 через элемент ИЛИ 16 на информационный вход триггера 19 поступает сигнал, по заднему фронту которого триггер 19 устанавливается в нулевое состояние. В результате этого на четвертом выходе блока 4_i в интервале времени ($t_k^n + 1 - t_k^n + \tau + 1$) устанавливается низкий логический уровень. С (K^n+1)-го по K^{2n} -й такты блок 4_i функционирует аналогично тому, как он работал с первого по K^n -й такты.
- Начиная с ($K^{2n}+1$)-го такта функционирования устройства в него можно загружать вторую матрицу K-значных данных, при этом значение параметра τ логической производной или логического интеграла должно совпадать с предыдущим, а количество переменных p может быть иным. В том случае, когда количество переменных p функции K-значных данных новой матрицы отличается от количества переменных функции K-значных данных предыдущей матрицы, в устройство следует ввести размерность K^n столбца или строки матрицы и произвести перезагрузку параметра τ логической производной или логического интеграла. Это осуществляется между K^{2n} -м и ($K^{2n}+1$)-м тактами работы устройства. Ввод в устройство размерности K^n столбца или строки новой матрицы K-значных данных и перезагрузка параметра τ логической производной или логического интеграла осуществляются соответственно через второй и третий входы режима блока 4_i, а на первый вход режима блока 4_i при этом подается сигнал высокого логического уровня.

По окончании ввода в устройство второй матрицы K-значных данных можно вводить третью матрицу K-значных данных и т.д.

После обработки в устройстве всех введенных в него матриц K-значных данных


устройство останавливается путем подачи на его вход запуска/останова сигнала высокого логического уровня.

Ф о р м у л а изобретения


Устройство для вычисления логических производных многозначных данных, содержащее первый блок управления, первый операционный блок и генератор тактовых импульсов, причем информационный вход и вход запуска-останова устройства подключены соответственно к первому информационному входу первого операционного блока и к входу запуска-останова генератора тактовых импульсов, выход которого подключен к входу синхронизации первого блока управления, отличающееся тем, что, с целью расширения функциональных возможностей за счет обработки многозначных данных, оно содержит с второго по r -й блоки управления (где r – порядок логической производной интеграла), с второго по r -й операционные блоки и r блоков памяти, причем выход генератора тактовых импульсов подключен к входам синхронизации блоков управления с второго по r -й и к входам синхронизации блоков памяти с первого по r -й, управляющий вход, вход размерности и вход параметра логической производной интеграла устройства подключены соответственно к первому, второму и третьему входам режима первого блока управления, первый, второй, третий и четвертый выходы c -го блока управления (где $c = 1, \dots, r-1$) подключены соответственно к первому, второму, третьему входам режима $(c+1)$ -го блока управления и управляющему входу c -го операционного блока, четвертый выход r -го блока управления подключен к управляющему входу r -го операционного блока, первый и второй выходы c -го операционного блока подключены соответственно к первому информационному входу $(c+1)$ -го операционного блока и к информационному входу c -го блока памяти, первый и второй выходы r -го операционного блока подключены соответственно к выходу результата устройства и к информационному входу r -го блока памяти, выход b -го блока памяти (где $b=1, \dots, r$) подключен к второму информационному входу b -го операционного блока, причем каждый операционный блок содержит коммутатор и сумматор по модулю K (где K – значность данных), причем в каждом операционном блоке первый и второй информационные входы операционного блока подключены соответственно к

информационному входу коммутатора и к первому информационному входу сумматора по модулю K , выход которого подключен к первому выходу операционного блока, управляющий вход которого подключен к управляющему входу коммутатора, первый и второй выходы которого подключены соответственно к второму информационному входу сумматора по модулю K и к второму выходу операционного блока, причем каждый блок управления содержит два регистра, два элемента сравнения, два счетчика, два элемента ИЛИ, четыре триггера и два элемента И, причем в каждом блоке управления вход синхронизации блока управления подключен к входам установки в "0" первого и второго триггеров, к счетным входам первого и второго счетчиков, первый вход режима блока управления подключен к входам записи-чтения первого и второго регистров, к входу установки в "0" третьего триггера, к входу установки в "1" четвертого триггера и к первому входу первого элемента ИЛИ, выход которого подключен к входам установки в "0" первого и второго счетчиков, информационные выходы которых подключены соответственно к первым входам первого и второго элементов сравнения, выходы которых подключены соответственно к входам установки в "1" первого и второго триггеров, выход первого триггера подключен к второму входу первого элемента ИЛИ и к первому входу второго элемента ИЛИ, выход которого подключен к информационному входу третьего триггера, выход второго триггера подключен к второму входу второго элемента ИЛИ, к первым входам первого и второго элементов И, выходы которых подключены соответственно к входу установки в "0" четвертого триггера и к первому выходу блока управления, выход четвертого триггера подключен к входу разрешения четвертого триггера и к вторым входам первого и второго элементов И, второй вход режима блока управления подключен к информационному входу первого регистра, выход которого подключен к второму входу первого элемента сравнения и к второму выходу блока управления, третий вход режима которого подключен к информационному входу второго регистра, выход которого подключен к второму входу второго элемента сравнения и к третьему выходу блока управления, четвертый выход которого подключен к выходу третьего триггера.


1656549



Фиг.2



Фиг.3



Фиг.4

Редактор А.Маковская

Составитель В.Смирнов
Техред М.Моргентал

Корректор О.Кравцова

Заказ 2053

Тираж 419

Подписьное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101