

УЧРЕЖДЕНИЕ ОБРАЗОВАНИЯ
«БЕЛОРУССКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ИНФОРМАТИКИ И РАДИОЭЛЕКТРОНИКИ»

УДК 621.3.049.77

ЕФИМЕНКО СЕРГЕЙ АФАНАСЬЕВИЧ

**СХЕМОТЕХНИЧЕСКИЕ И КОНСТРУКТИВНО - ТЕХНОЛОГИЧЕСКИЕ
МЕТОДЫ ПОВЫШЕНИЯ БЫСТРОДЕЙСТВИЯ ТТЛШ И БИПОЛЯРНО -
КОМПЛЕМЕНТАРНЫХ МОП - ВЕНТИЛЕЙ, ИСПОЛЬЗУЕМЫХ В
ЛОГИЧЕСКИХ СЕРИЯХ ИМС И ИНТЕРФЕЙСНЫХ БИС**

Специальность 05.27.01 “Твердотельная электроника,
радиоэлектронные компоненты, микро- и нанoeлектроника, приборы на
квантовых эффектах”

А В Т О Р Е Ф Е Р А Т

диссертации на соискание ученой степени

кандидата технических наук

Минск 2002

Работа выполнена в Научно - исследовательском конструкторско - технологическом республиканском унитарном предприятии “Белмикросистемы”, НПО “Интеграл”

Научный консультант:

д.т.н., профессор Белоус А.И.
УП “Белмикросистемы”, НПО “Интеграл”,
заместитель директора

Официальные оппоненты:

член-корр. НАН РБ, д.т.н., профессор
Гурский Л.И.
Учреждение образования «Белорусский
государственный университет информатики и
радиоэлектроники», кафедра Электронной
техники и технологии

к.т.н., доцент Дворников О.В.
ОАО «Минский научно - исследовательский
приборостроительный институт», начальник
отдела

Оппонирующая организация:

УП «Минский НИИ радиоматериалов»

Защита состоится “21” ноября 2002 г. в 16 ⁰⁰ на заседании совета по защите диссертаций Д 02.15.03 при Учреждении образования “Белорусский государственный университет информатики и радиоэлектроники” (220027, г. Минск, ул. П.Бровки, 6, БГУИР, ауд. 232, 1 уч. корп., тел. 239-89-89).

С диссертацией можно ознакомиться в библиотеке Учреждения образования “Белорусский государственный университет информатики и радиоэлектроники”.

Автореферат разослан “18” октября 2002 г.

ОБЩАЯ ХАРАКТЕРИСТИКА РАБОТЫ

Актуальность темы диссертации. Современное развитие информационных технологий предполагает как разработку новых концептуальных основ создания БИС, так и совершенствование уже существующих технологических, конструктивных и схемотехнических подходов. Общеизвестно, что наиболее обобщающим показателем БИС является их быстродействие.

Быстродействие БИС определяется как ее архитектурой, так и быстродействием элементной базы. Из полевых и (или) биполярных транзисторов и пассивных элементов строится логический вентиль - основа цифровой БИС. Традиционно для построения вычислительных систем высокого быстродействия использовали ЭСЛ - вентиля. Однако такие системы потребляли наибольшую мощность. Когда на первое место ставили низкую мощность потребления, то предпочтение отдавали КМОП - вентилям, проигрывая при этом в быстродействии. В качестве компромиссного варианта выбирали ТТЛШ, И²Л, ИШЛ, ШТЛ, n-МОП - вентиля. Прогресс в области технологии привел к сокращению длины канала в МОП - транзисторах, что, в свою очередь, отразилось в уменьшении задержки КМОП и n-МОП - вентилях. В результате этого КМОП-вентили догнали ТТЛШ и И²Л-вентили по быстродействию и фактически вытеснили их в большинстве применений. Однако КМОП БИС присуща плохая нагрузочная способность по току, что отрицательно сказывается на быстродействии БИС при емкостных нагрузках. Биполярные БИС имеют хорошую выходную нагрузочную способность и высокое быстродействие. Современное развитие технологии позволяет изготавливать МОП и биполярные транзисторы на одном кристалле БИС. Появилась возможность сочетать преимущества обоих схемотехнических базисов на одном кристалле. Однако изготовление МОП и биполярных транзисторов в одном цикле приводит к усложнению технологии, возрастанию стоимости БИС.

В настоящее время рядом фирм выпущены БиКМОП - вентильные матрицы, напоминающие устройства, интерфейсные логические ИМС, БиКМОП - аналоговые БИС. Ведущие фирмы - Hitachi, Motorola, NEC, Texas Instruments и др. Ряд БиКМОП БИС имеют явные преимущества по быстродействию перед КМОП БИС, а по потребляемой мощности - перед биполярными БИС. В последнее время за рубежом проводятся интенсивные исследования путей повышения быстродействия элементной базы БИС. В частности, фирмой Texas Instruments сделана попытка улучшить параметры ТТЛШ-вентильной технологической технологическим способом путем использования технологии изоляции элементов глубокими канавками. В ряде работ (Соломон Р.М., Ротермел А., Хостичка Б. и др.) проводится сравнение быстродействия биполярных и МОП-транзисторов в применении БиКМОП. Однако сравнение проводится с точки зрения требования к граничной частоте f_T биполярного транзистора и с упрощенной зависимостью подвижности от напряженности электрического поля в канале МОП-транзистора. В большинстве применений для обеспечения максимального быстродействия БИС требований только к граничной частоте биполярного транзистора недостаточно. По проблемам повышения быстродействия логических МОП и биполярных вентилях следует выделить также работы Muller R.S., Kamins T.I., Miller D.C., Rosado L., Horowitz P.,

Hill W., Till W.C., Luxon J.T., Muroga S., а также доктора физико - математических наук И.И.Абрамова, докторов технических наук И.И.Шагурина, А.Г.Алексенко, Ю.Е.Наумова, А.Н.Кармазинского, И.П.Степаненко, А.Н.Бубенникова, Н.А.Аваева, Т.М.Агаханяна, Э.П.Калошкина, А.И.Белоуса, члена - корреспондента НАН РБ Л.И.Гурского, к.т.н. А.В.Силина и других.

Быстродействие БИС во многом определяется быстродействием элементной базы - логического вентиля. Логические вентиля, используемые в БИС, могут быть базовыми (внутренними) и вентилями обрамления (внешними). Нагрузкой внутренних вентиляей могут быть другие такие же вентиля либо вентиля обрамления, расположенные с ними на одном и том же кристалле. Вентиля обрамления (входные и выходные трансляторы БИС) являются согласующими элементами данной БИС с другими БИС. Внутренние вентиля работают на малые емкости нагрузки и имеют более высокое быстродействие, более низкую потребляемую мощность, более низкую нагрузочную способность, чем вентиля обрамления. Последние выполняют функции согласования уровней передаваемых сигналов между отдельными БИС на печатных платах, между платами и между блоками ЭВМ. Вентиля, обеспечивающие временное и электрическое согласование сигналов между блоками, являются интерфейсными. Поскольку базовые вентиля и вентиля обрамления имеют разные характеристики, их необходимо рассматривать отдельно. По схемотехническим решениям, а также по основным параметрам (задержка - мощность потребления) широко известные серии логических ИМС можно отнести к вентилям обрамления БИС.

В настоящее время достигнуты следующие основные параметры внутренних вентиляей БИС: средняя задержка $\bar{t} = 0,1-1,4$ нс при мощности потребления $\bar{p} = 3 - 10$ нВт на вентиль (КМОП); средняя задержка $\bar{t} = 0,3-1,5$ нс при мощности потребления $\bar{p} = 0,1-0,2$ мВт (ТТЛШ, ШТЛ, ИШЛ); средняя задержка $\bar{t} = 0,026-0,3$ нс при мощности потребления $\bar{p} = 0,6-8$ мВт (ЭСЛ).

Вентиля для стандартных серий логических ИМС имеют следующие основные параметры:

- $\bar{t} = 3$ нс при $\bar{p} = 3 - 1000$ нВт (КМОП серия ACL);
- $\bar{t} = 4-5$ нс при $\bar{p} = 1-1,5$ мВт (ТТЛШ серия ALS, КР1533), фактор качества, т. е. работа переключения - 4 - 6 пДж;
- $\bar{t} = 2$ нс при $\bar{p} = 4$ мВт (ТТЛШ серия FAST, КР1531), фактор качества - 8 пДж;
- $\bar{t} = 1,5$ нс при $\bar{p} = 8-14$ мВт (ТТЛШ серия AS), фактор качества - 12 - 21 пДж;
- $\bar{t} = 0,75$ нс при $\bar{p} = 40$ мВт (ЭСЛ серия 100К), фактор качества - 30 пДж;
- $\bar{t} = 0,75$ нс при $\bar{p} = 20$ мВт (ЭСЛ серия F100K300), фактор качества - 15 пДж.

Кроме того, имеется сообщение о том, что при использовании технологии изоляции элементов глубокими канавками Inpract-X получены параметры ТТЛШ-вентиля для логических серий БИС: $\bar{t} = 5$ нс при $\bar{p} = 0,5$ мВт.

Таким образом, вентиля обрамления БИС и вентиля для логических серий ИМС имеют в 2-10 раз большие значения задержек и в 2-10 раз большие значения мощности потребления, чем базовые вентиля БИС. Поскольку высокие значения задержек известных технических решений серий ИМС и интерфейсных БИС приводят в итоге к общеизвестному ограничению быстродействия вычислительных

систем и цифровых устройств, то работы по повышению их быстродействия являются актуальными.

Связь работы с крупными научно-техническими программами, темами. Основные исследования, результаты которых представлены в диссертационной работе, проводились в рамках комплексно-целевой программы “Логика”, Государственных научно-технических программ (ГНТП) “Белэлектроника”, “Аудиотехника”, подпрограммы “Белорусский телевизор” Президентской программы “Бытовая электроника”, а также в рамках отдельных научно-технических проектов, НИОКР тематического плана УП “Белмикросистемы” НПО “Интеграл”, где в период с 1984 по 2001 г.г. под руководством и при непосредственном участии автора в качестве главного конструктора ОКР, заместителя главного конструктора ОКР, инженера-разработчика было выполнено более 25 НИОКР по теме диссертационной работы.

Полученные в работе научные и практические результаты положены в основу конструкций серийно производимых ИС, а также планируется их использовать в совместной Российской-белорусской программе “Союзный телевизор”.

Цель и задачи исследования. Целью данной работы является разработка схемотехнических, конструктивных и технологических методов повышения быстродействия ТТЛШ и БиКМОП-вентилей, используемых в логических сериях ИМС и интерфейсных БИС.

В соответствии с поставленной целью в 1988-1992г.г., когда были получены основные результаты диссертации, представляло актуальность решение следующих задач:

- разработка конструктивно-технологических методов достижения следующих параметров вентиляей для логических серий ИМС: средняя задержка $\bar{t} = 1,0-2,5$ нс при мощности потребления $\bar{p} = 0,7-2$ мВт на вентиль;
- нахождение оптимальных геометрических параметров биполярного и МОП-транзисторов с малыми геометрическими размерами 0,4...1,5 мкм в конструкциях быстродействующих БиКМОП - вентиляей;
- разработка схемотехнических методов проектирования ТТЛШ и БиКМОП-вентилей повышенного быстродействия для интерфейсных ИМС (средняя задержка 7...10нс при емкости нагрузки 100...400 пФ), которые обеспечивают одновременно уменьшение значения потребляемой мощности (менее 6 мВт);
- разработка методики расчета быстродействия масштабированных БИС, изготовленных по новым технологиям.

Объект и предмет исследований. Объектом исследований являются логические и интерфейсные ТТЛШ и БиКМОП интегральные микросхемы.

Предметом исследований являются схемотехнические и конструктивно - технологические методы повышения быстродействия элементной базы ТТЛШ и БиКМОП интегральных микросхем.

Методология и методы проведенных исследований. Решение рассматриваемых в диссертации задач базируется на основе физики полупроводников и диэлектриков, на использовании моделей для автоматизированного проектирования электрических схем с использованием биполярного и МОП - транзисторов, методов булевой алгебры, физико - топологического моделирования полупроводниковых структур.

Для подтверждения достоверности результатов теоретических исследований и эффективности предложенных методов использовались изготовление, исследование и испытание тестовых матриц и опытных образцов ИМС с новыми конструктивно - технологическими решениями.

Научная новизна и значимость полученных результатов.

- 1) Проведен сравнительный анализ известных схмотехнических решений логических вентилях ТТЛШ и БиКМОП БИС и на его основе предложена новая классификация логических элементов, в основу которой положен признак способа включения ускоряющих элементов и цепей ТТЛШ и БиКМОП вентилях. Классификация отличается от известных тем, что позволяет сформулировать основные пути повышения быстродействия БИС при одновременном снижении мощности потребления.
- 2) Дано дальнейшее развитие конструктивно-технологических методов достижения предельных значений параметров типового вентиля для ТТЛШ-серий логических ИМС: использование конструкции и технологии изоляции элементов глубокими канавками и применение поликремниевого эмиттера, позволивших при уменьшении проектных норм с 2 до 1,4 мкм впервые получить для серий цифровых ИМС следующие характеристики ТТЛШ вентиля: средняя задержка 2 нс при средней мощности потребления 1,75 мВт.
- 3) Разработана новая методика расчета временных задержек переключения ТТЛШ и БиКМОП БИС, позволяющая оценивать с высокой точностью численные характеристики параметров БИС без проведения цикла их изготовления, и основанная на системе новых правил выполнения пропорционального уменьшения (масштабирования) линейных размеров ТТЛШ и БиКМОП элементов.
- 4) Предложена новая методика определения оптимальных численных значений геометрических параметров активных областей конструкции биполярных и МОП-транзисторов быстродействующих БиКМОП-вентилей с малыми геометрическими размерами, в основу которой положены новые математические выражения для расчета длины канала быстродействующего МОП-транзистора. Использование методики при проектировании конструкции базовых элементов БиКМОП БИС позволяет определить совокупность геометрических размеров МОП транзистора, обеспечивающих заданный уровень быстродействия БИС (средней задержки ТТЛШ - вентиля для серий цифровых ИМС - 1,5 - 5,0 нс, для интерфейсных БиКМОП ИМС - 5 - 10 нс, времени «запись - считывание» для микросхем регистровой памяти - 15 - 30 нс).
- 5) На основе развития концепции функционально - интегрированных структур разработаны новые схмотехнические методы проектирования ТТЛШ и БиКМОП-вентилей для интерфейсных ИМС, позволяющие на 5 - 30% повысить быстродействие вентиля при работе на большую емкость нагрузки 100 ÷ 400 пФ (средняя задержка уменьшена с 8...13 нс до 7.9 нс), на 10% снизить энергопотребление (значение средней потребляемой мощности уменьшено с 6 до 5 мВт) и в два раза повысить нагрузочную способность вентилях (ток нагрузки интерфейсной схемы повышен с 24 до 50 мА). Разработанные методы отличаются от известных тем, что основаны на использовании в выходных каскадах вентилях дополнительных р-п-р и МОП транзисторов, организующих новые цепи ускорения

процессов перезаряда емкости нагрузки, а также на использовании эффекта падения напряжения на паразитных последовательных сопротивлениях активных и пассивных областей транзисторных структур.

Практическая и экономическая значимость полученных результатов. Основные научные положения и выводы диссертации использованы при разработке и освоении микросхем, выполненных в двадцати пяти НИОКР тематического плана УП “Белмикросистемы”, которые проводились под руководством и при непосредственном личном участии автора в качестве главного конструктора ОКР, заместителя главного конструктора ОКР, инженера-разработчика и позволили обеспечить:

- получение результатов масштабирования ТТЛШ БИС, изготовленных по изопланарной технологии и технологии изоляции элементов глубокими канавками, которые использованы для повышения быстродействия биполярных БИС;
- разработку методики расчета быстродействия ТТЛШ БИС при масштабировании, используемую для прогнозирования быстродействия проектируемых БИС;
- разработку схемотехнических методов, приводящих к повышению быстродействия ТТЛШ, БиКМОП - вентилях и БИС СОЗУ, блоков БИС, которые внедрены в ряде изделий электронной техники.

Все решения защищены 7 авторскими свидетельствами и патентами СССР.

Указанные факторы позволили НПО “Интеграл” разработать и поставить на внутренний и зарубежный рынок десятки типов новых конкурентоспособных изделий серий КР1533, К583, КР1087 и др., в которых использованы схемотехнические и конструктивные решения, предложенные автором.

Практическая значимость разработок отмечена Почетной Грамотой Министерства образования и науки Республики Беларусь за успешное выполнение заданий республиканских научно-технических программ, которые завершены в 1995 году.

Основные положения диссертации, выносимые на защиту.

- 1) Классификация методов повышения быстродействия ТТЛШ и БиКМОП - вентилях, позволяющая определить основные пути повышения их быстродействия.
- 2) Результаты конструктивно-технологических работ по модернизации ТТЛШ БИС КР1533ЛА3, показывающие, что ТТЛШ-вентили для логических серий ИМС могут работать с задержкой 2 нс при мощности потребления 1,75 мВт.
- 3) Методика расчета быстродействия ТТЛШ и БиКМОП БИС, изготовленных по новым технологиям или с масштабированием линейных размеров элементов. Методика позволяет определить основные характеристики масштабируемых БИС расчетным путем без проведения дорогостоящего цикла изготовления.
- 4) Рекомендации по определению областей преимущественного использования биполярного и МОП-транзисторов с точки зрения обеспечения максимального быстродействия при малых геометрических размерах в применении БиКМОП-вентилей для серий логических ИМС и интерфейсных БИС.
- 5) Схемотехнические методы проектирования ТТЛШ и БиКМОП-вентилей с повышенным быстродействием, которые обеспечивают одновременно уменьшение потребляемой мощности:

- метод уменьшения задержки выключения ТТЛШ-вентилей при помощи р-р-р или полевого транзисторов;

- метод увеличения коэффициента усиления n - p - n -транзистора при помощи дополнительного p - n - p -транзистора;
- метод повышения нагрузочной способности вентиля при помощи дополнительной схемы, увеличивающей ток базы выходного транзистора при увеличении выходного напряжения;
- электрическая схема микросхемы сверхоперативного запоминающего устройства с повышенным быстродействием за счет использования новых системно- и схемотехнических решений.

Личный вклад соискателя.

В диссертации изложены результаты работ, выполненные лично автором или в соавторстве. В совместных работах личный вклад автора заключается в постановке задач исследований, разработке методик исследований и экспериментов, проведении теоретических и экспериментальных исследований, анализе и интерпретации результатов.

Апробация результатов диссертации. Материалы диссертационной работы и ее основные результаты докладывались на II Международной научно-технической конференции “Проблемы проектирования и производства радиоэлектронных средств”, Новополоцк: ПГУ, Республика Беларусь, 2002; на всесоюзной научно-технической конференции “Состояние развития отечественных микропроцессорных средств вычислительной техники”, Москва, Россия, 1989; научно-техническом семинаре “Автоколебательные системы и усилители мощности в радиопередающих устройствах”, Москва, Россия, 1983; на совещаниях, научно-технических советах. Материалы отражены в 25 отчетах по НИР и ОКР, 15 статьях в периодической печати, в том числе в 6 статьях в научной периодической печати.

Опубликованность результатов. По материалам диссертации опубликовано 17 работ, в том числе: 3 статьи в научно-технических журналах, 2 статьи в сборниках научных трудов, 1 статья в сборнике материалов научно-технической конференции, 1 информационный листок, 3 тезиса докладов на научно-технических конференциях и семинарах. Новизна технических решений подтверждена 7 авторскими свидетельствами и патентами СССР. Общее количество страниц опубликованных материалов - 88.

Структура и объем диссертации. Диссертация состоит из введения, общей характеристики работы, 5 глав основного текста, заключения, списка использованных источников и четырех приложений. Полный объем диссертации - 114 страниц, в том числе 37 иллюстраций на 39 страницах, 5 таблиц на 2 страницах и 4 приложения на 8 страницах. Список использованных источников составляет 114 наименований и занимает 8 страниц.

ОСНОВНОЕ СОДЕРЖАНИЕ РАБОТЫ

Во введении приведено краткое состояние решаемой проблемы, обоснование необходимости проведения работ.

В общей характеристике работы показана актуальность темы исследования, связь с крупными научно-техническими программами, сформулированы цель и задачи работы, приводятся сведения о научной новизне, практической и экономической значимости выполненных исследований, приведены основные положения,

выносимые на защиту, личный вклад соискателя, опубликованность результатов, приведена структура и объем диссертации.

В первой главе приведены основные типы логических вентилях современных цифровых БИС: п-МОП, р-МОП, КМОП и их модификации; ТТЛШ, ЭСЛ, И²Л, БиКМОП и их модификации.

По материалам отечественных и зарубежных публикаций выполнено систематизированное обобщение параметров серий цифровых ИМС, изготовленных по различным технологиям: КМОП, биполярным, БиКМОП. Приведены основные этапы развития ТТЛ, ЭСЛ, КМОП логических ИМС. Показано, что методы повышения быстродействия с точки зрения этапов проектирования могут быть схмотехническими, конструктивными и технологическими. На примере ТТЛШ и БиКМОП вентилях приведена классификация схмотехнических методов повышения быстродействия. В основу классификации положен критерий разложения полной задержки на две составляющие: задержку, определяемую внутренней структурой и задержку, определяемую временем заряда-разряда емкости нагрузки и определение факторов, влияющих на эти две составляющие, а также признак способа включения ускоряющих элементов и цепей.

Уменьшить задержку логического вентиля можно следующими способами:

- увеличением тока потребления или питающего напряжения;
- применением активного режима работы биполярного транзистора;
- ограничением степени насыщения биполярного транзистора при помощи диодов Шоттки или при помощи других схмотехнических решений;
- применением методов, позволяющих рассасывать избыточные заряды в базе биполярного транзистора;
- подавлением эффекта Миллера;
- применением методов, увеличивающих токи в момент переключения вентиля.

Уменьшить время заряда и разряда емкости нагрузки можно следующими способами:

- ограничением логического перепада уровней напряжений;
- уменьшением входной емкости логических вентилях;
- увеличением тока заряда - разряда емкости нагрузки (применением активной нагрузки вместо резистора, применением схем Дарлингтона, Шиклай в выходных каскадах вентиля, применением методов импульсного увеличения токов перезаряда емкости нагрузки).

Показано, что многие схмотехнические решения позволяют увеличить быстродействие как самого логического вентиля, так и уменьшить время заряда - разряда емкости нагрузки.

Предложенная классификация сопровождается обзором авторских свидетельств СССР и зарубежных патентов на схмотехнические решения, позволяющие повысить быстродействие ТТЛШ и БиКМОП-вентилей. На основании обзора сделан вывод о преественности основных схмотехнических решений ТТЛ и БиКМОП-вентилей.

Во второй главе обоснованы направления исследований: конкретные конструктивно - схмотехнические и технологические методы проектирования быстродействующих логических вентилях.

Для достижения параметров вентиля, применяемого в ТТЛШ-сериях логических ИМС, на уровне: средняя задержка $\bar{t} = 1,0...2,5$ нс, мощность потребления $\bar{p} = 0,7...2,0$ мВт в качестве конструктивно-технологического метода выбрано масштабирование БИС с применением технологии изоляции элементов глубокими канавками и поликремниевого эмиттера. С учетом правил масштабной микроминиатюризации и совместимости по электрическим параметрам с другими ТТЛ сериями ИМС обоснованы коэффициенты масштабирования в горизонтальном (1/0,6) и вертикальном (1/0,75) направлениях.

В качестве схемотехнических методов, позволяющих повысить быстродействие и уменьшить значение потребляемой мощности ТТЛШ и БиКМОП-интерфейсных БИС и логических ИМС, выбраны следующие:

- увеличение токов в момент переключения вентиля;
- увеличение токов заряда - разряда емкости нагрузки путем применения схем Шиклай в выходных каскадах вентиля и применения метода импульсного увеличения токов перезаряда емкости нагрузки.

Показано, что для нахождения длины канала МОП-транзистора, при которой характеристики, определяющие быстродействие логических серий ИМС и интерфейсных БИС, становятся равными характеристикам биполярного транзистора, необходимо сравнить собственное быстродействие биполярного и полевого транзисторов, т. е. времен пролета носителями заряда участков структуры «исток-сток» и «эмиттер-коллектор» и предельной частоты, а также характеристик, определяющих нагрузочную способность транзисторов: крутизны ВАХ и плотности тока при малых размерах элементов.

В третьей главе исследовано влияние масштабирования на динамические характеристики ТТЛШ-вентиля на примере микросхемы КР1533ЛАЗ, изготовленной по изопланарной технологии. Показано, что горизонтальное масштабирование ИМС с коэффициентом 1/0,6 позволяет получить среднюю задержку, сравнимую с задержкой исходной схемы (4,3 нс на вентиль у масштабированной схемы, 4,0 нс на вентиль у исходной схемы) при меньшей мощности потребления (0,9 мВт на вентиль у масштабированной схемы, 1,5 мВт у исходной схемы КР1533ЛАЗ), для схем, изготовленных по изопланарной технологии. Прямое горизонтальное масштабирование с коэффициентом 1/0,6 и вертикальное масштабирование с коэффициентом 1/0,75 в сочетании с изоляцией элементов глубокими канавками и с применением поликремниевого эмиттера позволило получить экспериментальные образцы ИМС со средней задержкой в два раза меньшей (2 нс), чем у ИМС КР1533ЛАЗ при примерно одинаковой мощности потребления (1,75 мВт). Даже когда мощность потребления была снижена более чем в два раза (0,75 мВт) средняя задержка на экспериментальных образцах оставалась меньшей, чем у ИМС КР1533ЛАЗ (3,5 нс). Таким образом были достигнуты значения фактора качества - 2,6 - 3,5 пДж. При этом впервые был установлен новый эффект - пропорциональное уменьшение (масштабирование) элементов конструкции выходных транзисторов привело к более резкому (по сравнению с расчетным) возрастанию времени задержки от величины емкости нагрузки, что было объяснено ростом паразитных последовательных сопротивлений слоев, в частности последовательного омического сопротивления тела коллектора.

Автором разработана методика оценочного расчета основных динамических характеристик масштабированной микросхемы, в основу которой положены известные характеристики исходной (немасштабированной) схемы. Среднюю задержку масштабированной схемы \bar{t}_M можно выразить следующим образом:

$$\bar{t}_M = K_1 \times \bar{t}_{BH} + K_2 \times \bar{t}_H, \quad (1)$$

где \bar{t}_{BH} - внутренняя задержка переключения немасштабированной (исходной) ИМС;

\bar{t}_H - задержка переключения, определяемая емкостью нагрузки для немасштабированной ИМС

Коэффициенты K_1 и K_2 определялись следующим образом:

$$K_1 = \frac{\bar{\tau}_M}{\bar{\tau}}, \quad K_2 = \frac{\bar{I}_H}{\bar{I}_{HM}}$$

где $\bar{\tau}_M, \bar{\tau}$ - средние значения задержки переключения масштабированного и немасштабированного рабочих транзисторов, измеренные на кольцевых генераторах при среднем рабочем токе \bar{I} ;

\bar{I}_H, \bar{I}_{HM} - средние значения токов заряда - разряда емкости нагрузки у исходной и масштабированной схем, соответственно.

Четвертая глава посвящена сопоставительному анализу основных характеристик биполярного и МОП - транзисторов, определяющих их быстродействие в составе БиКМОП БИС. Совершенствование технологии КМОП, выразившееся, в частности, в уменьшении длины канала, привело к тому, что эта технология в применении к СБИС успешно вытесняет биполярные технологии. В этой связи представляет практический интерес вопрос о нахождении оптимальных геометрических размеров биполярного и МОП транзисторов, при которых можно наиболее полно использовать их преимущества при проектировании БиКМОП СБИС.

Минимальное время задержки переключения МОП и биполярного транзистора определяется временем пролета участка структуры соответственно «исток - сток» и «эмиттер - коллектор». В биполярном *n-p-n*-транзисторе при высоких уровнях инжекции неосновных носителей время пролета ими базы есть:

$$\tau_n = \frac{W_B^2}{4 D_n}, \quad (2)$$

где W_B - ширина активной квазиоднородной базы; $D_n = 34,6 \cdot 10^{-4} \text{ м}^2/\text{с}$ - коэффициент диффузии электронов в базе *n-p-n*- транзистора при комнатной температуре.

В *n*-МОП-транзисторе в канале, т. е. в промежутке активной структуры между истоком и стоком, электроны движутся за счет дрейфа. В этом случае время пролета участка «исток - сток» электронами есть:

$$\tau_n = \frac{L_{eff}^2}{\mu_n V_D}, \quad (3)$$

где L_{eff} - эффективная длина канала, $\mu_n \approx 600 \cdot 10^{-4} \text{ м}^2/\text{В}\cdot\text{с}$ - подвижность электронов в поверхностной области кремния при суммарной концентрации примесей в кармане $\sim 3 \cdot 10^{16}$, $V_D = 5\text{В}$ - типичное напряжение на стоке.

Приравняв τ_B и τ_n из выражений (2) и (3), получаем:

$$W_B = \frac{L_{eff}}{4,655} \quad (4)$$

Из формул (2) - (4) следует, например, что п-МОП-транзистор с $L_{eff} = 1,5 \text{ мкм}$ обеспечивает такое же быстродействие, что и биполярный транзистор с шириной базы $W_B = 0,32 \text{ мкм}$. Следует отметить, что этот вывод получен на основании упрощенного подхода, не учитывающего величин паразитных емкостей и сопротивлений элементов.

Известно, что основным параметром, характеризующим быстродействие биполярного транзистора, является его граничная частота f_T . Быстродействие МОП - транзистора определяется главным образом длиной канала L_{eff} . В работе показано, что для того, чтобы БиКМОП - технология обеспечивала более высокое быстродействие по сравнению с КМОП, необходимо, чтобы биполярный транзистор имел граничную частоту f_T , значительно превышающую предельную f_{TL} , определяемую по формуле:

$$f_T = \frac{3}{32 \pi} \frac{\mu_n (V_D - V_T)}{(L_{eff} + 3L_{ov}) L_{eff}}, \quad (5)$$

где V_T - порог МОП - транзистора, L_{ov} - величина перекрытия затвором областей стока и истока.

Известно, что подвижность электронов и дырок в кремнии зависит от напряженности электрического поля и при больших полях имеет тенденцию к насыщению. В частности, зависимость подвижности электронов от напряженности поля определяется выражением:

$$\mu_n = \frac{\mu_{os}}{\left[1 + \left| \frac{E}{E_{cm}} \right|^\alpha \right]^{\frac{1}{\alpha}}}, \quad (6)$$

где μ_{os} - подвижность при малых электрических полях, E_{cm} - критическое поле, α - подгоночный параметр.

Расчет предельной частоты биполярного транзистора f_{TL} по формулам (5), (6) произведем для двух вариантов, определяющих типичные границы технологического разброса параметров для современных БиКМОП и МОП - процессов:

$$1) \alpha = 1, \mu_{os} = 650 \cdot 10^{-4} \text{ м}^2/\text{В}\cdot\text{с}, E_{cm} = 3 \cdot 10^6 \text{ В}/\text{м};$$

$$2) \alpha = 2, \mu_{os} = 710 \cdot 10^{-4} \text{ м}^2/\text{В}\cdot\text{с}, E_{cm} = 1,1 \cdot 10^6 \text{ В}/\text{м};$$

Общие данные для обоих вариантов: $L_{ov} = 0,13 \cdot L_{off}$, $V_D = 5B$, $V_T = 0,8B$.

Расчеты по формулам (5) и (6) показывают, что для того, чтобы биполярный транзистор имел преимущество в быстродействии перед n-МОП-транзистором, длина канала которого равна 1 мкм, его граничная частота f_T должна превышать 1,5...3 ГГц. При длине канала МОП - транзистора 0,5 мкм граничная частота биполярного транзистора должна превышать 3...5 ГГц. Для биполярных транзисторов с комбинированной изоляцией, имеющих базу, ограниченную стенками окисла, предельно достижимое значение f_T составляет 7...10 ГГц.

Основной тенденцией современных БИС и СБИС является уменьшение геометрических размеров элементов. Это позволяет уменьшить паразитные емкости, увеличить быстродействие, уменьшить размеры кристалла. Выходные каскады интерфейсных БИС должны выдерживать большие токовые нагрузки, поскольку они заряжают большие емкости. Следовательно, представляет интерес сравнение биполярного и МОП - транзисторов с точки зрения геометрических размеров, при которых они будут иметь одинаковую крутизну g_m вольт - амперной характеристики.

Крутизна биполярного транзистора при малых изменениях напряжения U_{BE} :

$$g_{mbip} = \frac{I_c}{\phi_T}, \quad (7)$$

где I_c - ток коллектора, $\phi_T \approx 0,026B$ - температурный потенциал при $t = +20^\circ C$.

Крутизна МОП транзистора в режиме малого сигнала:

$$g_{mos} = \mu_n C_{ox} \frac{W}{L} V_D, \quad (8)$$

где C_{ox} - удельная емкость подзатворного диэлектрика (для толщины окисла $d = 0,03$ мкм, $C_{ox} = 1,18 \cdot 10^{-3} \frac{\Phi}{M^2}$); W - ширина МОП - транзистора.

Приравняв g_{mbip} и g_{mos} из выражений (7) и (8), получим величину площади затвора:

$$S_g = \left(\frac{W}{L} \right) L^2 = \frac{I_c L^2}{\mu_n C_{ox} V_D \phi_T}. \quad (9)$$

Выходные токи современных интерфейсных БИС при заряде - разряде емкости нагрузки могут достигать 100 мА и более.

Площадь эмиттера биполярного транзистора можно рассчитать по формуле:

$$S_E = \frac{I_c + I_B}{i_E}, \quad (10)$$

где $i_E = 30 - 50$ мкА/мкм² - плотность тока эмиттера, при котором наступают высокие уровни инжекции неосновных носителей заряда в базе транзистора (значения определены экспериментально по зависимости коэффициента усиления $n-p-n$ - транзистора β_F от тока эмиттера). При данной плотности тока численные значения площади эмиттера S_E будут находиться в диапазоне 2000...3333 мкм².

Расчеты по формулам (9) - (10) показывают, что площадь затвора S_g полевого транзистора, имеющего крутизну g_{mos} , равную крутизне g_{mbip} биполярного

транзистора, примерно на порядок превышает площадь эмиттера S_E последнего при длинах затвора L , лежащих в диапазоне $0,5 \dots 2,0$ мкм.

Скорость переключения транзистора зависит от паразитных емкостей прибора, а емкости - от размеров элементов. Необходимо отметить, что выходные каскады интерфейсных БИС управляют большими емкостными нагрузками. Следовательно, представляет интерес сравнение биполярного и полевого транзисторов по плотности выходного тока и определение длины канала МОП - транзистора, при которой плотность тока полевого транзистора равна плотности тока биполярного транзистора.

Ток коллектора биполярного транзистора определяется выражением:

$$I_c = -I_{cs} \left[\exp \left(\frac{U_{bc}}{\varphi_T} \right) - 1 \right] + \alpha_f I_{es} \left[\exp \left(\frac{U_{be}}{\varphi_T} \right) - 1 \right], \quad (11)$$

где I_{cs}, I_{es} - обратные токи насыщения переходов база - коллектор, база - эмиттер, соответственно; U_{bc}, U_{be} - напряжение на переходах база - коллектор, база - эмиттер, соответственно; α_f - коэффициент усиления по току в схеме с общей базой ($\alpha_f = 0,99$).

При $U_{bc} = 0$ и учитывая, что $\exp \left(\frac{U_{be}}{\varphi_T} \right) \gg 1$ из (11) получаем выражение для плотности тока коллектора в виде:

$$i_c = \frac{I_c}{S_c} = \alpha_f i_{es} \exp \left(\frac{U_{be}}{\varphi_T} \right). \quad (12)$$

Для полевого транзистора величина плотности тока стока при напряжении на стоке меньшем, чем напряжение насыщения V_{dsat} , определяется выражением:

$$i_D = \frac{I_D}{S_g} = \mu_n C_{ox} \frac{W}{L_{eff} S_g} \left[(V_g - V_T) V_{ds} - \frac{V_{ds}^2}{2} \right], \quad (13)$$

где V_{ds} - напряжение сток - исток, V_g - напряжение на затворе.

Из выражений (12) и (13) с учетом (6) для $\alpha = 1$, получим:

$$L_{eff}^2 + \frac{V_{ds}}{E_{cm}} L_{eff} - \frac{K_4 \mu_{os}}{K_3} = 0, \quad (14)$$

где $K_3 = \alpha_f i_{es} \exp \left(\frac{U_{be}}{\varphi_T} \right)$, $K_4 = C_{ox} \left[(V_g - V_T) V_{ds} - \frac{V_{ds}^2}{2} \right]$.

Положительный корень уравнения (14) есть:

$$L_{eff} = -\frac{V_{ds}}{2E_{cm}} + \frac{1}{2} \left(\frac{V_{ds}^2}{E_{cm}^2} + \frac{4K_4 \mu_{os}}{K_3} \right)^{\frac{1}{2}}. \quad (15)$$

Из выражений (12) и (13) с учетом (6) для $\alpha = 2$, получим:

$$L_{eff}^4 + \left(\frac{V_{ds}}{E_{cm}} L_{eff} \right)^2 - \left(\frac{K_4 \mu_{os}}{K_3} \right)^2 = 0. \quad (16)$$

Положительный корень уравнения (16) есть:

$$L_{eff} = \left[-\frac{V_{DS}^2}{2E_{cm}^2} + \frac{1}{2} \left(\frac{V_{DS}^4}{E_{cm}^4} + \frac{4K_s^2 \mu_{DS}^2}{K_s^2} \right)^{1/2} \right]^{1/2}. \quad (17)$$

Расчет по формулам (15), (17) показывают, что плотности токов биполярного и полевого транзисторов сравниваются для эффективной длины канала последнего в диапазоне значений $L_{eff} = 0,3...4,3$ мкм при напряжениях $U_{BE} = 0,79-0,70$ В. Это значит, что площадь затвора МОП-транзистора, рассчитанного на номинальный ток, будет равна площади эмиттера биполярного транзистора. Для $U_{BE} = 0,76$ В биполярный и полевой транзисторы будут сравнимы по размерам при $L_{eff} = 0,88...1,04$ мкм.

В работе впервые экспериментально определено, что:

- средняя задержка переключения биполярного п-р-п и полевого n-МОП-транзисторов становятся равными при длине канала последнего $L=1,18$ мкм;
- размеры активной области n-МОП и п-р-п-транзисторов, рассчитанных для заданного численного значения тока, становятся равными при длине затвора n-МОП транзистора $L \leq 1,2$ мкм.

Таким образом, биполярные п-р-п-транзисторы имеют явные преимущества по быстродействию перед n-МОП-транзисторами только при $L_{eff} > 1,2$ мкм. При длинах канала n-МОП-транзистора, лежащей в диапазоне $L_{eff} = 0,4...1,2$ мкм, к граничной частоте и геометрическим размерам биполярных транзисторов должны быть предъявлены жесткие требования. При длинах канала n-МОП-транзистора $L_{eff} < 0,4$ мкм преимущество в быстродействии биполярного транзистора с комбинированной изоляцией, имеющего базу, ограниченную стенками окисла, теряется.

В пятой главе приведены описания новых разработанных схемотехнических методов повышения быстродействия ТТЛШ и БикМОП БИС.

Так, предложена схема ТТЛ-вентилей с п-р-п-транзистором (см. рис. 1) [15], в




Рис. 1. ТТЛ - инвертор с п-р-п-транзистором, увеличивающим ток заряда емкости нагрузки

котором достигается увеличение тока каскада Дарлингтона в момент выключения вентиля. Увеличение этого тока приводит к ускорению заряда емкости нагрузки и, следовательно, к увеличению быстродействия. При этом п-р-п-транзистор обеспечивает одновременно достижение другого положительного эффекта - увеличение нагрузочной способности инвертора.

На рис. 2 [14] предложена также схема ТТЛ-вентилей с полевым транзистором, который, увеличивая ток базы первого транзистора каскада Дарлингтона, увеличивает ток заряда емкости нагрузки.

В качестве полевого транзистора может использоваться как р - каналный МОП-транзистор так и управляемый переходом р - каналный полевой транзистор, что подтверждает универсальность предложенного метода.




Рис. 2. ТТЛ - инверторы с полевыми транзисторами, увеличивающими ток заряда емкости нагрузки.

Принципиальной и важной для практического применения особенностью данных методов, в отличие от известных, является то, что они не увеличивают значение тока в статическом состоянии вентиля, а увеличивают его только в момент выключения и заряда емкости нагрузки. При различных емкостях нагрузки C_n время задержки распространения сигнала из низкого уровня в высокий уменьшается на 10 - 30 %.

Автором впервые разработана новая конструкция активного элемента вентиля на основе п-р-п - транзистора (см. рис. 3) [17], использующая введение дополнительного р-п-р-транзистора для увеличения значения эффективного коэффициента усиления β_F .




Рис. 3. Конструкция активного элемента вентиля на основе п-р-п - транзистора, использующая дополнительный р-п-р-транзистор для увеличения значения эффективного коэффициента усиления β_F .

Для выходных каскадов интегральных схем особенно важно иметь достаточно большой коэффициент усиления для ускорения процессов заряда - разряда емкости нагрузки. В предложенном техническом решении используется эффект падения напряжения на паразитном последовательном сопротивлении коллектора п-р-п - транзистора. При большом токе, когда напряжение на резисторе достигает значения

порядка 0,7 В, р-п-р-транзистор открывается. Ток его эмиттера складывается с током коллектора п-р-п-транзистора. Суммарный выходной ток увеличивается, что приводит к увеличению эффективного значения коэффициента усиления β_F .

Впервые разработан также ТТЛ-инвертор со схемой автоматического увеличения тока выходного транзистора (см. рис. 4) [16].




Рис. 4. ТТЛ - инвертор со схемой автоматического увеличения тока выходного транзистора.

Когда напряжение на выходе инвертора превышает определенный уровень, в базу выходного транзистора поступает дополнительный импульс тока. Данное решение обеспечивает повышение быстродействия ТТЛ - инвертора при включении, а также увеличивает его нагрузочную способность. Особенностью данного инвертора является то, что в статическом состоянии он потребляет ток на 10-15% меньший, чем обычный ТТЛ-инвертор. Ток потребления автоматически повышается только в момент включения инвертора или при повышении числа подключенных к выходу нагрузок.

Разработана микросхема сверхоперативного запоминающего устройства (СОЗУ) [4, 7, 11], которая имеет повышенное на 15 - 20% быстродействие по сравнению с аналогичными известными устройствами. Повышенное быстродействие достигается за счет увеличения количества независимых выходных магистралей и за счет схемотехнического решения, обеспечивающего возможность прямой передачи данных с входной магистрали непосредственно на выходную, минуя накопитель.

Предложенные решения применены в ряде серийно выпускаемых изделий электронной техники [5, 6, 8, 9, 12, 13].

В Заключении излагаются основные результаты диссертационной работы.

ЗАКЛЮЧЕНИЕ

Основные научные и практические результаты можно сформулировать в следующем виде:

1. Проведен сравнительный анализ известных схемотехнических решений логических вентилей ТТЛШ и БиКМОП БИС и на его основе предложена новая классификация логических элементов, в основу которой положен признак способа включения ускоряющих элементов и цепей ТТЛШ и БиКМОП вентилей. Классификация

отличается от известных тем, что позволяет сформулировать основные пути повышения быстродействия БИС при одновременном снижении мощности потребления [9, 10].

2. Дано дальнейшее развитие конструктивно-технологических методов достижения предельных значений параметров типового вентиля для ТТЛШ-серий логических ИМС (на примере микросхемы КР1533ЛАЗ): использование конструкции и технологии изоляции элементов глубокими канавками и применение поликремниевго эмиттера. С учетом правил масштабной микроминиатюризации и совместимости по электрическим параметрам с другими ТТЛ сериями ИМС обоснованы коэффициенты масштабирования в горизонтальном $1/0,6$ и вертикальном $1/0,75$ направлениях. Показано, что горизонтальное масштабирование ИМС с коэффициентом $1/0,6$ позволяет получить среднюю задержку, сравнимую с задержкой исходной ИМС (4,3 нс на вентиль у масштабированной ИМС; 4,0 нс на вентиль у исходной ИМС) при меньшей мощности потребления (0,9 мВт на вентиль у масштабированной ИМС; 1,5 мВт у исходной ИМС КР1533ЛАЗ) для ИМС, изготовленных по изопланарной технологии. Прямое горизонтальное масштабирование с коэффициентом $1/0,6$ и вертикальное масштабирование с коэффициентом $1/0,75$ в сочетании с изоляцией элементов глубокими канавками и с применением поликремниевго эмиттера позволило впервые получить экспериментальные образцы ИМС со средней задержкой в два раза меньшей (2 нс), чем у ИМС КР1533ЛАЗ при примерно одинаковой мощности потребления (1,75 мВт) [1, 10].

3. Разработана новая методика расчета временных задержек переключения ТТЛШ и БиКМОП БИС, позволяющая оценивать с высокой точностью численные характеристики параметров БИС без проведения цикла их изготовления, и основанная на системе новых правил выполнения пропорционального уменьшения (масштабирования) линейных размеров ТТЛШ и БиКМОП элементов. Исходными данными для расчета являются параметры немасштабированной БИС и значения задержек рабочих транзисторов. Расхождение между расчетным и экспериментальным значением не превышает 10% [3, 9].

4. Предложена новая методика определения оптимальных численных значений геометрических параметров активных областей конструкции биполярных и МОП-транзисторов быстродействующих БиКМОП-вентилей с малыми геометрическими размерами, в основу которой положены новые математические выражения для расчета длины канала быстродействующего МОП-транзистора. Использование методики при проектировании конструкции базовых элементов БиКМОП БИС позволяет определить совокупность геометрических параметров МОП транзистора, обеспечивающих заданный уровень быстродействия БИС. Проведен сравнительный анализ собственного быстродействия биполярного $p-n-p$ и полевого n -МОП - транзисторов, т. е. времен пролета носителями заряда участков структуры «исток-сток» и «эмиттер-коллектор» и предельной частоты, а также характеристик, определяющих нагрузочную способность транзисторов: крутизны ВАХ и плотности тока при малых размерах элементов. На основании теоретического анализа и экспериментальных исследований сделан вывод о том, что биполярные $p-n-p$ - транзисторы имеют явные преимущества по быстродействию перед n -МОП -

транзисторами при длине канала последнего $L_{eff} > 1,2$ мкм. При длинах канала п-МОП-транзистора, лежащих в диапазоне $L_{eff} 0,4...1,2$ мкм к граничной частоте и геометрическим размерам биполярных транзисторов должны быть предъявлены жесткие требования. При длинах канала п-МОП-транзистора $L_{eff} < 0,4$ мкм преимущество в быстродействии биполярного транзистора с комбинированной изоляцией, имеющего базу, ограниченную стенками окисла, теряется [2, 9, 10].

5. На основе развития концепции функционально - интегрированных структур разработаны новые схемотехнические методы проектирования ТТЛШ и БиКМОП-вентилей, позволяющие на 5 - 30% повысить быстродействие вентиля при работе на большую емкость нагрузки ($100 \div 400$ пФ), на 10% снизить энергопотребление и в два раза повысить нагрузочную способность вентиляей:

- метод уменьшения задержки выключения ТТЛШ-вентиля при помощи р-п-или полевого транзисторов [14, 15];

- метод увеличения коэффициента усиления п-р-п-транзистора при помощи дополнительного р-п-р-транзистора [17];

- метод повышения нагрузочной способности вентиля при помощи дополнительной схемы, увеличивающей ток базы выходного транзистора при увеличении выходного напряжения [16];

- электрическая схема микросхемы сверхоперативного запоминающего устройства с повышенным быстродействием за счет использования новых системо- и схемотехнических решений [4, 7, 11]

Все решения защищены 7 авторскими свидетельствами и патентами СССР.

Предложенные решения применены в ряде серийно выпускаемых изделий электронной техники [5, 6, 8, 9, 12, 13].

ПУБЛИКАЦИИ ПО ТЕМЕ ДИССЕРТАЦИИ

Статьи в научно - технических журналах

1. Ефименко С.А., Белоус А.И., Калашкин Э.П., Карпов И.Н., Пономарь В.Н., Прибыльский А.В. Новые методы повышения стойкости биполярных микросхем к воздействию проникающей радиации // Технология и конструирование в электронной аппаратуре.- 2001.- №2.- с. 23-27.
2. Ефименко С.А., Белоус А.И., Понарядов В.В., Прибыльский А.В. Сравнительный анализ быстродействия биполярного и МОП - транзисторов // Вестник Белорусского государственного университета.- Серия 1: Физ. Мат. Информ.- 2001.- №2.- с. 22-28.
3. Ефименко С.А., Белоус А.И., Емельянов В.А., Прибыльский А.В. Повышение достоверности отбраковки БИС методом понижения питающего напряжения// Технология и конструирование в электронной аппаратуре.- 2001.- №4-5.- с. 35-37.

Статьи в сборниках научных трудов

4. Ефименко С.А., Петровский И.И., Прибыльский А.В., Яковцев В.И. БИС регистров общего назначения с многоканальным доступом КР1533ИР39// Электронная промышленность.-1987.- № 8.- с. 5-6.
5. Ефименко С.А., Бобровницкий М.М., Пономарь В.Н., Сякерский В.С., Листопадов А.В., Гайдук Ж.М. Однокристалльный телевизионный приемник // Электронная промышленность.- 1996.- №4.- с. 6-9.

Статьи в сборниках материалов конференций

6. Ефименко С.А., Листопадов А.В., Бобровницкий М.М., Пономарь В.Н. Комплект интегральных микросхем для цветных телевизионных приемников 6-7 поколений, особенности применения, перспективы развития элементной базы для ТВ // Проблемы проектирования и производства радиоэлектронных средств: Материалы II Международной научно-технической конференции Новополоцк: ПГУ, Республика Беларусь, 2002.- том II.- с. 308-312.

Информационные листки

7. Ефименко С.А., Прибыльский А.В., Петровский И.И., Яковцев В.И., Сержанович Д.С. БИС регистровой памяти КР1533ИР39 с многоканальным доступом для устройств вычислительной техники, Минск, БелНИИНТИ, 1988.-5с.


Тезисы докладов

8. Ефименко С.А., Русак И.М., Луговский В.П. Интегральный монолитный усилитель на арсенид - галлиевых полевых транзисторах с барьером Шоттки // Тез. докл. научно - технического семинара "Автоколебательные системы и усилители мощности в радиопередающих устройствах".- Москва, Россия, 1983.- с.3.
9. Ефименко С.А., Малый И.В., Пашковский И.Ф. Экспериментальное исследование электрических параметров ТТЛШ вентиля с поликремниевыми резисторами для заказных и полузаказных БИС // Тез. докл. научно - технической конференции "Состояние развития отечественных микропроцессорных средств вычислительной техники".- Москва, Россия, 1989.- с. 2.
10. Ефименко С.А., Шпаковский В.Г., Яковцев В.И. Экспериментальное исследование влияния номиналов резисторов на быстродействие маломощного ТТЛШ - вентиля // Тез. докл. научно - технической конференции "Состояние развития отечественных микропроцессорных средств вычислительной техники".- Москва, Россия, 1989.- с. 3.

Авторские свидетельства и патенты

11. Ефименко С.А., Лапицкий Е.И., Петровский И.И., Прибыльский А.В., Яковцев В.И. (СССР). А. с. 1575797 СССР, МКИ 5G11C11/00. Запоминающее устройство.-

- №4164368; Заявлено 19.12.86; Зарегистрировано в государственном реестре изобретений 01.03.90г.; не публ. - 5с.
12. Ефименко С.А., Орлов М.А., Смирнова Л.А., (СССР). А. с. 1440220 СССР, МКИ G06F7/58. Генератор случайных чисел.- №4215405; Заявлено 24.03.86; Зарегистрировано в государственном реестре изобретений 22.07.88г.; не публ. - 6 с.
13. Ефименко С.А., Орлов М.А., Смирнова Л.А., Прибыльский А.В., (СССР). А. с. 1442045 СССР, МКИ G06F7/58. Генератор случайных чисел.- №4183119; Заявлено 13.01.87; Зарегистрировано в государственном реестре изобретений 01.08.88г.; не публ. - 6 с.
14. Ефименко С.А., Яковцев В.И. (СССР). А. с. 1656678 СССР, МКИ H03K19/088. Транзисторно - транзисторный инвертор.- №4701060/21; Заявлено 05.06.88; Опубл. 15.06.91, Бюл. №22 // Открытия. Изобретения.-1991.- №22.- с. 227.
15. Ефименко С.А., Малькович П.П., Шпаковский В.Г.(СССР). А. с. 1579422 СССР, МКИ H03K19/088. Транзисторно - транзисторный инвертор.- ДСП; Заявлено 26.09.88; Зарегистрировано в госуд. реестре изобретений 15.03.90.; не публ.- 6 с.
16. Ефименко С.А., Прибыльский А.В., Шпаковский В.Г., Яковцев В.И. (СССР). А. с. 1651372 СССР, МКИ H03K19/088. Транзисторно - транзисторный инвертор.- №4696297/21; Заявлено 30.03.89; Опубл. 30.05.91, Бюл. №19 // Открытия. Изобретения.-1991.- №19.- с. 216.
17. Ефименко С.А., Леоненко В.В., Прибыльский А.В. (СССР). Пат. 1806420 СССР, МКИ H01L27/04. Интегральная схема; КТБ "Белмикросистемы".- №4935387/25; Заявлено 30.03.93; Опубл. 30.03.93, Бюл. №12// Изобретения.-1993.- №12.- с. 230.



Рэзюмэ

Ефіменка Сяргей Афанасьевіч

«Схематэхнічныя і канструктыўна - тэхналагічныя метады павышання хуткадзеяння ТТЛШ і біпалярна - камплементарных МАП - вентыляў, выкарыстоўваемых ў лагічных серыях ІМС і інтэрфейсных ВІС»

Хуткадзеянне, час затрымкі, ТТЛШ, БіКМАП, класіфікацыя, маштабіраванне, гранічная частата, даўжыня канала, круцізна, шчыльнасць току, нагрузачная здольнасць, ізаляцыя элементаў, час пралету.

Работа прысвечана даследаванню ТТЛШ і БіКМАП-лагічных вентыляў з павышанай емкаснай нагрузачнай здольнасцю, якія з'яўляюцца асновай серый лагічных серыях ІМС і інтэрфейсных ВІС. Мэтай работы з'яўляецца распрацоўка і даследаванне схематэхнічных, канструктыўных і тэхналагічных рашэнняў, дазваляючых павысіць хуткадзеянне ТТЛШ і БіКМАП серый лагічных ІМС. У рабоце прадстаўлена класіфікацыя схематэхнічных метадаў павышэння хуткадзеяння лагічнага вентыля. Паказана, што выкарыстанне 1,2 мкм тэхналогіі з ізаляцыяй элементаў глыбокімі канаўкамі дазваляе атрымліваць затрымку ТТЛШ-вентыля для серый лагічных ІМС 2 нс пры магутнасці спажывання 1,75 мВт. Праведзены параўнальны аналіз біпалярнага p-p-n і n-МАП-транзістараў з пункту гледжання хуткадзеяння пры малых геаметрычных памерах элементаў. Тэарэтычныя вывады падцверджаны эксперыментальнымі даследаваннямі. Распрацаваны схематэхнічныя метады, дазваляючыя павысіць хуткадзеянне ТТЛШ і БіКМАП-вентыляў пры вялікай емкасці нагрузкі.

Резюме

Ефименко Сергей Афанасьевич

«Схемотехнические и конструктивно-технологические методы повышения быстродействия ТТЛШ и биполярно - комплементарных МОП-вентилей, используемых в логических сериях ИМС и интерфейсных БИС»

Быстродействие, время задержки, ТТЛШ, БиКМОП, классификация, масштабирование, граничная частота, длина канала, крутизна, плотность тока, нагрузочная способность, изоляция элементов, время пролета.

Работа посвящена исследованию ТТЛШ и БиКМОП - логических вентилях с повышенной емкостной нагрузочной способностью, которые являются основой серий логических сериях ИМС и интерфейсных БИС. Целью работы является разработка и исследование схемотехнических, конструктивных и технологических решений, позволяющих повысить быстродействие ТТЛШ и БиКМОП - серий логических ИМС. В работе представлена классификация схемотехнических методов повышения быстродействия логического вентиля. Показано, что использование 1,2 мкм технологии с изоляцией элементов глубокими канавками позволяет получать задержку ТТЛШ - вентиля для серий логических ИМС 2 нс при мощности потребления 1,75 мВт. Приведен сравнительный анализ биполярного п-р-п и п-МОП-транзисторов с точки зрения быстродействия при малых геометрических размерах элементов. Теоретические выводы подтверждены экспериментальными исследованиями. Разработаны схемотехнические методы, позволяющие повысить быстродействие ТТЛШ и БиКМОП-вентилей при большой емкости нагрузки.

Abstract

Efimenko Sergej Afanasjevich

«Schematics and design - technological methods of increase in speed STTL and BiCMOS logic gates, using in logic IC families and interface LSI»

Speed, delay time, STTL, BiCMOS, classification, scaling, boundary frequency, channel length, steepness, density of the current, load ability, isolation of elements, charge-transfer time.

Object of the research are Schottky TTL and BiCMOS logic gates with high capacitance ability. They are elements of logic IC families and interface LSI. The purpose of this work is the development and research of circuit, design and technology decisions, which allow to increase the speed of Shottky TTL and BiCMOS logic IC families. The classification of engineering circuits methods for increasing the speed of logic gates is presented in this work. It is shown, that utilization of the 1,2 mkm technology with deep groove isolation allows to receive the delay time of Shottky TTL gate for logic IC families about 2ns at the total power consumption 1,75mW. The comparative analyse of the bipolar n-p-n and n-MOS transistors with small geometrical sizes speed is carrid out. Theoretical conclusions are confirmed by experimental researches. The circuit methods, which increase the speed of Shottky TTL and BiCMOS gates wich high load capacitance are developed.

ЕФИМЕНКО СЕРГЕЙ АФАНАСЬЕВИЧ

**СХЕМОТЕХНИЧЕСКИЕ И КОНСТРУКТИВНО – ТЕХНОЛОГИЧЕСКИЕ
МЕТОДЫ ПОВЫШЕНИЯ БЫСТРОДЕЙСТВИЯ ТТЛШ И БИПОЛЯРНО –
КОМПЛЕМЕНТАРНЫХ МОП – ВЕНТИЛЕЙ, ИСПОЛЬЗУЕМЫХ В
ЛОГИЧЕСКИХ СЕРИЯХ ИМС И ИНТЕРФЕЙСНЫХ БИС**

Специальность **05.27.01** – “Твердотельная электроника, радиоэлектронные
компоненты, микро- и нанoeлектроника, приборы на квантовых эффектах”

АВТОРЕФЕРАТ

диссертации на соискание ученой степени кандидата
технических наук

Подписано в печать 16.10.2002. Формат 60×84 1/16. Бумага офсетная.
Печать ризографическая. Усл. печ. л. 1,63. Уч.-изд. л. 1,5 . Тираж 90 экз. Заказ 623 .

Издатель и полиграфическое исполнение:
Учреждение образования

“Белорусский государственный университет информатики и радиоэлектроники”

Лицензия ЛП № 156 от 05.02.2001.

Лицензия ЛВ № 509 от 03.08.2001.

220013, Минск, П.Бровки, 6.