

# ПОСТРОЕНИЕ БИБЛИОТЕКИ ЭЛЕМЕНТОВ ПРИ ОБРАТНОМ ПРОЕКТИРОВАНИИ КМОП СБИС

Черемисинова Л. Д., Черемисинов Д. И.

Объединённый институт проблем информатики Национальной академии наук Беларуси

Минск, Республика Беларусь

E-mail: {cher, cld}@newman.bas-net.by

*Рассматривается задача обратного проектирования схем на транзисторном уровне, заключающаяся в экстракции из нее структуры на уровне логических элементов. Предлагаются графовые методы и программные средства распознавания набора подсхем, составляющих библиотеку элементов генерируемой логической схемы.*

## ВВЕДЕНИЕ

Сложность проектируемых в настоящее время КМОП СБИС диктует необходимость создания эффективных программных средств их тестирования. Инструментом, позволяющим существенно снизить трудоемкость тестирования электрических схем, служит средство их обратного проектирования (декомпиляции), в процессе которого по плоскому (одноуровневому) структурному описанию схемы на транзисторном уровне формируется функционально эквивалентное представление на уровне логических элементов [1]. При декомпиляции СБИС может быть известна библиотека логических элементов, использованная при компиляции топологии СБИС. В этом случае задача сводится к поиску в транзисторной схеме библиотечных подсхем и покрытию ими схемы.

В более общем случае, рассматриваемом в настоящей работе, библиотека элементов может быть неизвестной. Тогда задача сводится к распознаванию и выделению часто встречающихся подсхем из взаимосвязанных транзисторов, реализующих логические элементы, и формированию библиотеки элементов, встречающихся в схеме. Для этого множество выделенных транзисторных подсхем разделяется на классы взаимно эквивалентных не только на функциональном, но и топологическом уровне. Последнее позволяет обеспечить эквивалентность исходной и декомпилированной схем, которую можно верифицировать известными средствами LVS (Logic Versus Schematic check) проверки топологии СБИС.

Для произвольных схем задача установления топологической эквивалентности схем является NP-трудной, однако для транзисторных схем удается найти существенно более простое решение за счет учета особенностей графа, соответствующего структуре транзисторной схемы.

## 1. ПОСТАНОВКА ЗАДАЧИ И МЕТОД ЕЕ РЕШЕНИЯ

Исходным объектом при декомпиляции является плоское описание схемы КМОП СБИС, заданное в формате SPICE (Simulation Program with Integrated Circuit Emphasis). В настоящей

работе рассматривается задача построения библиотеки часто встречающихся в анализируемой схеме транзисторных подсхем, для которых могут быть распознаны или не распознаны реализуемые или логические функции. В первом случае подсхемы представляют логические элементы, во втором псевдо элементы.

Для нахождения таких подсхем используется структурный подход к декомпиляции транзисторных схем [2], который позволяет разбить транзисторную схему на непересекающиеся подсхемы, представляющие группы транзисторов, связанных по току (рис. 1).

Найденная группа транзисторов реализует статический КМОП вентиль, если 1) транзисторы р-блока, состоящего из р-МОП транзисторов, расположены между цепями питания Vdd и выхода группы, а транзисторы н-блока, состоящего из н-МОП транзисторов, – между цепями выхода и шиной земли Gnd; 2) все пути из цепи выхода доходят до цепей питания (Gnd или Vdd) и наоборот; 3) р- и н-блоки группы имеют одинаковое количество транзисторов и реализуют взаимно инверсные функции.




Рис. 1 – Две группы транзисторов, связанных по току

Логическая функция, реализуемая КМОП вентилем, определяется отрицанием функции про-

водимости  $f_n$  транзисторов  $n$ -блока, которая представляется в виде ДНФ, порождаемой проводимостями всех путей блока. Например, вторая из выделенных на рис. 1 групп транзисторов реализует КМОП вентиль с функцией  $f_n = d \wedge (t \vee c)$ . Каждая из найденных групп транзисторов, связанных по току, не являющихся КМОП вентилями, объявляется псевдоэлементом (первая группа на рис. 1).

При решении задачи декомпиляции используется графовая модель представления транзисторной схемы – помеченный неориентированный двудольный граф  $G = (V_1, V_2, E)$ ,  $V_1 \cap V_2 = \emptyset$ . Доль  $V_1$  составляют вершины, соответствующие выводам транзисторов (сток, затвор, исток, подложка) и портам схемы (выводам схемы), а долю  $V_2$  – вершины, соответствующие цепям – соединениям между выводами транзисторов. Метки вершин соответствуют типам полюсов схемы (разным выводам  $n$ -МОП и  $p$ -МОП транзисторов, портов схемы и цепей).

## II. КЛАССИФИКАЦИЯ ЭЛЕМЕНТОВ НА ФУНКЦИОНАЛЬНОМ УРОВНЕ

Для классификации распознанных КМОП вентилях ДНФ их функций представляется в виде алгебраических скобочных выражений стандартного вида. КМОП вентили, которые реализуют функции, описываемые одной и той же скобочной формой, являются функционально эквивалентными. Каноническое описание представителя каждого класса эквивалентных подсхем порождает библиотечный элемент, который заменяет все подсхемы своего класса в плоском описании декомпиллируемой схемы.

Множество псевдоэлементов также разбивается на подмножества, каждое из которых содержит элементы с одинаковыми числами транзисторов и цепей. Например, выделенный слева на рис. 1 псевдоэлемент характеризуется парой чисел (3, 4).

## III. КЛАССИФИКАЦИЯ ЭЛЕМЕНТОВ НА ТОПОЛОГИЧЕСКОМ УРОВНЕ

Особенности топологической реализации схем на транзисторном уровне приводят к существованию функционально эквивалентных подсхем, не изоморфных в топологическом плане. В простейшем случае это может быть обусловлено взаимозаменяемостью выводов стока и истока МОП-транзисторов.

Если в декомпиллированной схеме топологически различающиеся, но функционально эквивалентные варианты подсхемы заменить одной из них, то декомпиллированная и исходная схемы будут функционально эквивалентными, но топологически не эквивалентными. Топологический аспект требует разбивать классы функционально

эквивалентных элементов на подклассы топологически эквивалентных.

## IV. РАЗБИЕНИЕ МНОЖЕСТВА СХЕМ НА ПОДМНОЖЕСТВА ТОПОЛОГИЧЕСКИ ИЗОМОРФНЫХ

На этом этапе имеется множество неориентированных помеченных графов, задающих структуры функционально эквивалентных подсхем. Проверка структурной эквивалентности пары схем сводится к задаче установления изоморфизма соответствующих графов. Для этого предлагается приводить все анализируемые графы к каноническому виду и вычислять хеши этих представлений [3]. Графы изоморфны, если хеши их канонизированных форм совпадают.

Для этого каждый помеченный неориентированный граф  $G$  дополняется ребрами, связывающими попарно вершины, соответствующие четырем выводам каждого из транзисторов. Задача канонизации сводится к перемаркировке вершин графа. Вначале множество вершин графа разбивается на блоки, которые содержат вершины с одинаковыми пометками и степенями. Затем каждой вершине графа приписывается вектор,  $i$ -я компонента которого равна числу вершин  $i$ -го блока, смежных с данной вершиной. Если некоторый блок разбиения содержит вершины с различными векторами, то он разделяется на более мелкие блоки вершин с одинаковыми векторами.

Процесс разбиения продолжается до тех пор, пока в каждом блоке останутся вершины только с одинаковыми векторами. Для рассматриваемого типа графов полученное разбиение на множество вершин состоит из одноэлементных блоков и определяет канонический вид графа.

## V. ЗАКЛЮЧЕНИЕ

Формирование библиотеки вентилях происходит во время работы программы декомпиляции [1]. Результатом является иерархическое SPICE-описание, первый уровень которого представляет библиотечные элементы – модели всех идентифицированных транзисторных подсхем, а второй уровень задает связи экземпляров этих элементов.

## VI. СПИСОК ЛИТЕРАТУРЫ

1. Черемисинов, Д. И. Извлечение сети логических элементов из КМОП схемы транзисторного уровня / Д. И. Черемисинов, Л. Д. Черемисинова // Микроэлектроника. – 2019. – № 3 (48). – С. 224–234.
2. Черемисинов, Д. И. Распознавание логических вентилях в плоской транзисторной схеме / Д. И. Черемисинов, Л. Д. Черемисинова // Информатика. – 2021. – № 4 (18). – С. 54–65.
3. Черемисинов, Д. И. Канонизация графов при декомпиляции транзисторных схем / Д. И. Черемисинов, Л. Д. Черемисинова // Информатика. – 2022. – № 3 (19). – С. 25–39.