

# УСТРОЙСТВО ОБНАРУЖЕНИЯ РАДИОСИГНАЛОВ УКВ ДИАПАЗОНА НА ПЛИС

Белорусский государственный университет информатики и радиоэлектроники  
г. Минск, Республика Беларусь

Кривицкий А.В.

Шабров О.В. – канд. техн. наук

В современных реалиях радиочастотный диапазон является ценным и в то же время перегруженным ресурсом. Для контроля за этим ресурсом необходима система, которая в реальном времени будет проводить спектральный анализ и выдавать полученные данные для их оценки и принятия решения о дальнейших действиях.

Такая система должна состоять из радиоприёмного устройства, модуля обнаружения и блока обработки полученных данных. Радиоприёмное устройство отвечает за сканируемый диапазон, при необходимости можно подключить несколько устройств, каждое из которых отвечает за свой диапазон, тем самым увеличив полосу сканирования. В качестве блока обработки полученных данных может использоваться индикаторный модуль для оператора или другой модуль, в зависимости от поставленных задач. Разбиение системы на модули позволяет сделать её универсальной. Неизменным остаётся только модуль обнаружения, по сути он является ядром системы.

Заданный модуль легче и дешевле реализовать при помощи ПЛИС, потому что необходимо очень малое время реакции системы за которое необходимо производить быстрое преобразование Фурье (БПФ является оптимальным алгоритмом для получения спектра), с поставленной задачей микропроцессор не справится. Так как на вход модуля подается аналоговый сигнал с приёмника, а ПЛИС это цифровое устройство, то необходим АЦП. Структурная схема изображена на рисунке 1:




Рис.1 – Структурная схема системы

Расчёт параметров следует начать с АЦП, так как от него зависят все остальные показатели модуля. Частота дискретизации выбирается из теоремы Котельникова. В ней утверждается, что для того чтобы по отсчётам сигнала можно было восстановить непрерывный сигнал необходимо чтобы частота дискретизации, не менее чем в два раза, превосходила верхнюю частоту спектра дискретизируемого сигнала.

Мгновенная полоса составляет 20 МГц, из этого делаем вывод, что частота дискретизации должна быть не меньше 40 МГц. На практике применяют частоту дискретизации больше чем в два раза, возьмём частоту дискретизации равной 50 МГц или 50 MSPS.

Разрядность АЦП определяем из условия, что динамический диапазон сигналов на входе АЦП не менее 70 дБ. Эффективная разрядность (ENOB — Effective Number of Bits) — важный параметр АЦП, характеризующий его точность. Однако существует несколько способов его расчета, которые приводят к разным результатам. Если неизвестно, по какой формуле была вычислена эффективная разрядность, то этим параметром лучше не пользоваться, чтобы избежать ошибок. Согласно стандарту IEEE-1241, устанавливающему список характеристик АЦП и процедуры испытаний, количество эффективных разрядов описывает производительность АЦП. Эффективная разрядность есть сумма отношения сигнал-шум (SNR) и общего уровня помех (гармонические искажения и шум). Этот показатель можно использовать для расчета производительности реального преобразователя по отношению к идеальному. Например, если уровень шумов 16-разрядного АЦП равен 92 дБ, то его производительность будет такой же, как у идеального 15-разрядного АЦП. Из определения следует, что параметр ENOB не учитывает нелинейные искажения. Отношение сигнал-шум вычисляется следующим образом:  $SNR = 6,02N + 1,76$ , где N — разрядность АЦП. Для расчета эффективной разрядности потребуется аналогичное выражение, в котором используется отношение сигнал-шум, учитывающее искажения (SINAD — Signal-to-noise and distortion):

$$ENOB = \frac{SINAD - 1,76}{6,02} = \frac{70 - 1,76}{6,02} = 11,33 \approx 12 \text{ бит}$$

при SINAD = 70 дБ разрядность АЦП равна 12.

Расчёт скорости передачи последовательного интерфейса АЦП. Мы установили, что необходим 12 битный АЦП, это значит что слово будет состоять минимум из 12 бит, так же в слово должны входить защитные интервалы, допустим по два бита в начале и в конце, в итоге слово будет иметь длину 16 бит. Мы имеем 50 MSPS, каждую 1 SPS передается одно 16 битное слово. Скорость передачи составит: 50 MSPS \* 16 бит = 800Мбит/с.

Разрешающая способность по частоте задана не хуже 2 кГц. Время накопления составит:

$$\frac{1}{2\text{кГц}} = 0,5 \text{ мс}$$

Время обнаружения сигнала задано не более 0,5 мс. Время накопления равно времени обнаружения. За время обнаружения необходимо не только накопить сигнал, но и провести БПФ и передать полученные данные, на это необходимо время около 0,1 мс. Исходя из этого, делаем вывод - что необходимо уменьшить время накопления тем самым ухудшив разрешающую способность по частоте. Возьмём время накопления равное 0,4 мс.

Имея частоту дискретизации 50 MSPS и время накопления 0,4 мс, можем рассчитать длину БПФ:

$$50 \text{ MSPS} * 0,4\text{мс} = 20000$$

Длина БПФ составит около 20000 точек. Поскольку длина БПВ должна быть кратная двум, ближайшая степень двойки 16 384. Необходимо накопить 16 384 точки, время накопления составит 0,33 мс, разрешающая способность по частоте 3 кГц. Это значение не подходит, нужно получить максимально близкое к 2кГц. Это можно сделать путём увеличения частоты дискретизации АЦП и увеличением количества накапливаемых точек. Следующая степень двойки после 16 384 это 32 768. Такое число точек нам надо накопить за 0,4 мс. Частота дискретизации составит:

$$32\,768 * \frac{1}{0,4\text{мс}} = 81,92 \text{ MSPS}$$

Скорость передачи по последовательному интерфейсу составит:

$$81,92 \text{ MSPS} * 16 \text{ бит} = 1,32 \text{ Гбит/с}$$

Разрешающая способность по частоте при данных характеристиках составит:

$$\frac{1}{0,4\text{мс}} = 2,5 \text{ кГц}$$

Улучшить разрешающую способность не представляется возможности, так как при её улучшении увеличится время реакции, а это приоритетная величина для системы в которой будет использоваться данный модуль.

Для реализации модуля необходимы следующие компоненты. АЦП с частотой дискретизации не ниже чем 82 MSPS и последовательным интерфейсом передачи со скоростью не меньше чем 1,32 Гбит/с. Интерфейсы передачи GTP или GTX удовлетворяют условию. ПЛИС должна иметь достаточное количество системных вентилях для реализации БПФ и создания ядра Ethernet, а так же иметь интерфейс приема данных поступающих с АЦП.

Список использованных источников:

1. Стандарт IEEE-1241.
2. Кестер У. Аналого-цифровое преобразование: Техносфера, 2007. -1019с.
3. Xilinx [Электронный ресурс]. – Режим доступа : <http://www.xilinx.com/> .