DC Field | Value | Language |
dc.contributor.author | Золоторевич, Л. А. | - |
dc.date.accessioned | 2015-02-10T08:07:39Z | |
dc.date.accessioned | 2017-07-19T07:56:33Z | - |
dc.date.available | 2015-02-10T08:07:39Z | |
dc.date.available | 2017-07-19T07:56:33Z | - |
dc.date.issued | 2011 | - |
dc.identifier.citation | Золоторевич, Л. А. Верификация проектов и построение тестов контроля СБИС на уровне RTL / Л. А. Золотаревич // Информационные технологии и системы 2011 (ИТС 2011) : материалы международной научной конференции, БГУИР, Минск, Беларусь, 26 октября 2011 г. = Information Technologies and Systems 2011 (ITS 2011) : Proceeding of The International Conference, BSUIR, Minsk, 26th October 2011 / редкол.: Л. Ю. Шилин [и другие]. – Минск : БГУИР, 2011. – С. 8-13. | ru_RU |
dc.identifier.isbn | 978-985-488-816-3 | - |
dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/3030 | - |
dc.description.abstract | Рассматриваются особенности верификации проектов и построения тестов контроля цифровых устройств и систем, описанных на языке VHDL. Предлагается метод верификации проектов и направленного построения тестов контроля сверхбольших сложнофункциональных интегральных схем, представленных на уровне межрегистровых передач на языке VHDL. Метод основан на описании операций объекта функциями разрешения и сведении задачи к решению КНФ – выполнимости полученной системы булевых функций. Решается также задача верификации проектов на уровне RTL путем моделирования системы на заданном тесте. | ru_RU |
dc.language.iso | ru | ru_RU |
dc.publisher | БГУИР | ru_RU |
dc.subject | материалы конференций | ru_RU |
dc.subject | ИТС | ru_RU |
dc.subject | доклады | ru_RU |
dc.subject | верификация проектов | ru_RU |
dc.subject | СБИС | ru_RU |
dc.subject | проектирование СБИС | ru_RU |
dc.subject | тесты контроля СБИС | ru_RU |
dc.title | Верификация проектов и построение тестов контроля СБИС на уровне RTL | ru_RU |
dc.type | Article | ru_RU |
Appears in Collections: | ИТС 2011
|