https://libeldoc.bsuir.by/handle/123456789/3069| Title: | Аппаратное ускорение цифрового моделирования |
| Authors: | Зайцев, В. С. Степанец, В. Я. |
| Keywords: | материалы конференций;FPGA прототип;SystemC;HDL;моделирование |
| Issue Date: | 2012 |
| Publisher: | БГУИР |
| Citation: | Зайцев, В. С. Аппаратное ускорение цифрового моделирования / В. С. Зайцев, В. Я. Степанец // Информационные технологии и системы 2012 (ИТС 2012) : материалы международной научной конференции, БГУИР, Минск, Беларусь, 24 октября 2012 г. = Information Technologies and Systems 2012 (ITS 2012) : Proceeding of The International Conference, BSUIR, Minsk, 24th October 2012 / редкол. : Л. Ю. Шилин [и др.]. – Минск : БГУИР, 2012. – C. 206–207. |
| Abstract: | Описывается один из возможных вариантов ускорения процесса верификации цифровой синхронной ИС в среде смешанного моделирования, поддерживающей язык SystemC, за счет использования FPGA прототипа ИС вместо ее HDL модели. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/3069 |
| ISBN: | 978-985-488-926-9 |
| Appears in Collections: | ИТС 2012 |
| File | Description | Size | Format | |
|---|---|---|---|---|
| Аппаратное ускорение.PDF | 281.06 kB | Adobe PDF | View/Open |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.