| DC Field | Value | Language |
|---|
| dc.contributor.author | Черемсинов, Д. И. | - |
| dc.date.accessioned | 2015-02-12T10:46:20Z | |
| dc.date.accessioned | 2017-07-19T08:27:08Z | - |
| dc.date.available | 2015-02-12T10:46:20Z | |
| dc.date.available | 2017-07-19T08:27:08Z | - |
| dc.date.issued | 2012 | - |
| dc.identifier.citation | Черемсинов, Д. И. Декомпиляция программирования элементов LUT в FPGA / Д. И. Черемсинов // Информационные технологии и системы 2012 (ИТС 2012) : материалы международной научной конференции, БГУИР, Минск, Беларусь, 24 октября 2012 г. = Information Technologies and Systems 2012 (ITS 2012) : Proceeding of The International Conference, BSUIR, Minsk, 24th October 2012 / редкол. : Л. Ю. Шилин [и др.]. – Минск : БГУИР, 2012. – C. 212–213. | ru_RU |
| dc.identifier.isbn | 978-985-488-926-9 | - |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/3073 | - |
| dc.description.abstract | Рассматривается один из этапов задачи
проектирования заказных СБИС, когда в процесс
проектирования включена разработка FPGA. Этап
заключается в построении функционального
описания устройства по структурному представлению FPGA Spartan-3 в формате XDL. Показано, что расшифровка функции элемента LUT в FPGA, работающего в режиме сдвигового регистра, требует дополнительной обработки структурного описания после распаковки макроячеек. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | проектирование СБИС | ru_RU |
| dc.subject | декомпиляция конфигурационного файла FPGA | ru_RU |
| dc.title | Декомпиляция программирования элементов LUT в FPGA | ru_RU |
| dc.type | Article | ru_RU |
| Appears in Collections: | ИТС 2012
|
