Синтез FPGA-архитектур банков фильтров на основе блочной лестничной факторизации в алгебре кватернионов. Часть 2

Abstract

В настоящее время методологии проектирования систем на кристалле основываются на высокопараметризированных IP-компонентах (IP – intellectual property), которые для конкретного целевого приложения обеспечивают широкий диапазон регулировки затрат ресурсов, форматов данных арифметики с фиксированной запятой и производительности системы. В статье предложена гибкая технология быстрого прототипирования архитектур процессоров целочисленных обратимых параунитарных банков фильтров в алгебре кватернионов (Int-Q-ПУБФ) на основе FPGA, в основу которой положен Q-MUL IP-компонент оператора умножения кватернионов на распределенной арифметике на сумматорах. Осуществлена реализация Int-Q-ПУБФ на FPGA Xilinx Zynq 7010, при этом восьмиканальный 8х24 Int-Q-ПУБФ имеет перфективную реконструкцию входных данных для заданного формата фиксированной запятой, малые аппаратные затраты и небольшую задержку конвейера по сравнению с известными решениями на CORDIC-процессорах и распределенной арифметике на памяти.