| DC Field | Value | Language |
|---|
| dc.contributor.author | Черемисинов, Д. И. | - |
| dc.date.accessioned | 2019-01-15T13:00:12Z | - |
| dc.date.available | 2019-01-15T13:00:12Z | - |
| dc.date.issued | 2018 | - |
| dc.identifier.citation | Черемисинов, Д. И. Метод логико-временного анализа цифровых систем с ограничением на время отклика / Д. И. Черемисинов // Информационные технологии и системы 2018 (ИТС 2018) = Information Technologies and Systems 2018 (ITS 2018) : материалы международной научной конференции, Минск, 25 октября 2018 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2018. – С. 28 - 29. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/34197 | - |
| dc.description.abstract | Предлагается метод анализа цифровых систем по алгоритмическому описанию на языке параллельных
алгоритмов логического управления. Метод основан на построении множества структурных состояний
переходов параллельного алгоритма и расширенного графа достижимости состояний на множестве меток и логических переменных алгоритма, и является модификацией метода символической проверки на
модели. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | анализ цифровых систем | ru_RU |
| dc.subject | RTCTL | ru_RU |
| dc.title | Метод логико-временного анализа цифровых систем с ограничением на время отклика | ru_RU |
| dc.type | Статья | ru_RU |
| Appears in Collections: | ИТС 2018
|
