| DC Field | Value | Language |
|---|
| dc.contributor.author | Кириенко, Н. А. | - |
| dc.date.accessioned | 2019-11-16T07:04:51Z | - |
| dc.date.available | 2019-11-16T07:04:51Z | - |
| dc.date.issued | 2019 | - |
| dc.identifier.citation | Кириенко, Н. А. Устранение иерархии транзисторных описаний логических схем / Кириенко Н. А. // Информационные технологии и системы 2019 (ИТС 2019) = Information Teсhnologies and Systems 2019 (ITS 2019) : материалы международной научной конференции, Минск, 30 октября 2019 г. / Белорусский государственный университет информатики и радиоэлектроники; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2019. – С. 142 – 143. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/37284 | - |
| dc.description.abstract | Рассматривается задача преобразования иерархических структурных описаний транзисторных схем в
одноуровневые описания. Представлены форматы описаний транзисторных схем, алгоритм преобразования форматов. Алгоритм положен в основу процедуры, функционирующей в экспериментальной системе
логического проектирования. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | БГУИР | ru_RU |
| dc.subject | материалы конференций | ru_RU |
| dc.subject | транзисторные схемы | ru_RU |
| dc.subject | система логического проектирования | ru_RU |
| dc.title | Устранение иерархии транзисторных описаний логических схем | ru_RU |
| dc.type | Статья | ru_RU |
| Appears in Collections: | ИТС 2019
|
