https://libeldoc.bsuir.by/handle/123456789/42821
DC Field | Value | Language |
---|---|---|
dc.contributor.author | Королев, А. И. | - |
dc.contributor.author | Конопелько, В. К. | - |
dc.contributor.author | Салас Валор Нестор Альфредо | - |
dc.contributor.author | Хоанг Нгок Зыонг | - |
dc.contributor.author | Макейчик, Е. Г. | - |
dc.contributor.author | Борискевич, А. А. | - |
dc.date.accessioned | 2021-02-03T08:08:06Z | - |
dc.date.available | 2021-02-03T08:08:06Z | - |
dc.date.issued | 2012 | - |
dc.identifier.citation | Устройство мажоритарного декодирования с мягким решением на выходе канала связи : пат. 8653 U Респ. Беларусь : МПК (2006) H 03M 13/43, H 04K 1/00 / Королёв А. И., Конопелько В. К., Салас Валор Нестор Альфредо, Хоанг Нгок Зыонг, Макейчик Е. Г., Борискевич А. А. ; заявитель и патентообладатель УО Белорусский государственный университет информатики и радиоэлектроники. – № u 20120089 ; заявл. 31.01.2012 ; опубл. 30.10.2012. – 8 с. : ил. | ru_RU |
dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/42821 | - |
dc.description.abstract | Устройство мажоритарного декодирования с мягким решением на выходе канала связи, содержащее один канал декодирования на основе последовательно соединенных ключа управления и буферного регистра, первый выход которого подключен к первому входу мажоритарного элемента, а остальные входы которого подключены к соответствующим входам блока сумматоров по модулю два, входы которого подключены к соответствующим входам буферного регистра, а выход мажоритарного элемента является выходом устройства для мажоритарного декодирования циклических кодов и одновременно подключен ко второму входу ключа управления, первый вход которого подключен к выходу дискретного канала связи, отличающееся тем, что введены три коммутатора, три ключа управления, два буферных регистра, два блока сумматоров по модулю два, формирователь сигналов управления ключами и арифметическо-логическое устройство, входы которого подключены к соответствующим входам буферных регистров и блоков сумматоров по модулю два соответствующих каналов декодирования, а входы блоков-сумматоров по модулю два подключены к соответствующим выходам буферных регистров соответствующих каналов декодирования, а входы буферных регистров подключены через соответствующие коммутаторы и ключи управления к выходам α , β и γ дискретного канала связи, а выход арифметическо-логического устройства подключен к первому входу четвертого ключа управления, выход которого является выходом устройства для мажоритарного декодирования циклических кодов и одновременно подключен ко вторым входам коммутаторов, а второй вход четвертого ключа управления подключен к первому выходу формирователя сигналов управления ключами, вход которого является входом тактовой частоты, а второй выход формирователя сигналов управления ключами подключен ко вторым входам ключей управления каналов декодирования. | ru_RU |
dc.language.iso | ru | ru_RU |
dc.publisher | Национальный центр интеллектуальной собственности | ru_RU |
dc.subject | патенты | ru_RU |
dc.subject | устройства мажоритарного декодирования | ru_RU |
dc.subject | мажоритарное декодирование | ru_RU |
dc.title | Устройство мажоритарного декодирования с мягким решением на выходе канала связи | ru_RU |
dc.title.alternative | Пат. 8653 U Респ. Беларусь | ru_RU |
dc.type | Другое | ru_RU |
Appears in Collections: | Полезные модели |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.