Преобразователь двоично-десятичного кода в двоичный

Abstract

Целью изобретения является повышение быстродействия. Эта цель достигается тем, что в предложенном преобразователе входы первого элемента «И» и блока коррекции данной тетрады соединены с единичным выходом третьего и нулевым выходом второго младших разрядов регистра сдвига той же тетрады. Вход второго элемента «И» соединен с единичным выходом четвертого разряда регистра сдвига. Входы третьего элемента «И» соединены с нулевым выходом третьего и единичным выходом второго разрядов регистра сдвига. Входы четвертого элемента «И» соединены с единичными выходами второго и третьего разрядов, а входы пятого элемента «И» с нулевыми выходами второго, третьего и четвертого разрядов регистра сдвига. Выход первого элемента «И» соединен через соответствующие входные элементы «ИЛИ» с единичными входами первого и второго разрядов, выход второго элемента «И» через соответствующий входной элемент «ИЛИ» — с единичным входом первого разряда. Выход третьего элемента «И» соединен через соответствующие элементы «ИЛИ» с единичным входом третьего и нулевым входом первого разрядов, выход четвертого элемента «И» с единичным входом четвертого разряда через соответствующие элементы «ИЛИ» с нулевыми входами первого, второго и третьего разрядов, а выход пятого элемента «И» через соответствующие элементы «ИЛИ» c единичным входами первого и третьего разрядов. Входы всех элементов «И» блока коррекции данной тетрады соединены через соответствующий вентиль с единичным выходом младшего разряда регистра сдвига предыдущей старшей тетрады, нулевой выход которого соединен через соответствующий вентиль со входами вентилей второго, третьего и четвертого разрядов данной тетрады и с нулевым входом четвертого разряда данной тетрады.