| DC Field | Value | Language |
|---|
| dc.contributor.author | Кунц, А. В. | - |
| dc.contributor.author | Дворников, О. В. | - |
| dc.contributor.author | Чеховский, В. А. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2024-01-08T06:26:10Z | - |
| dc.date.available | 2024-01-08T06:26:10Z | - |
| dc.date.issued | 2023 | - |
| dc.identifier.citation | Кунц, А. В. Проектирование BJT-JFET операционных усилителей на базовом матричном кристалле = Design of BJT-JFET Operational Amplifiers on the Master Slice Arra / А. В. Кунц, О. В. Дворников, В. А. Чеховский // Доклады БГУИР. – 2023. – Т. 21, № 6. – С. 29–36. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/54002 | - |
| dc.description.abstract | Рассмотрено применение расположенных на базовом матричном кристалле МН2ХА031 двухзатворных полевых транзисторов, управляемых p–n-переходом, для уменьшения входного тока операционных усилителей. Проанализированы типовые схемы операционных усилителей, содержащие: истоковые
повторители, соединенные с входами операционного усилителя на комплементарных биполярных транзисторах; входной дифференциальный каскад на p-JFET с нагрузкой в виде «токового зеркала» на n–p–n-транзисторах; входной дифференциальный каскад в виде «перегнутого каскода» на p-JFET. Для максимального уменьшения входного тока рекомендовано применение следящей обратной связи, поддерживающей напряжение сток-исток входных JFET на малом уровне, не зависящем от входного синфазного напряжения, и соединение с входом операционного усилителя только верхнего затвора двухзатворного полевого транзистора. Приведены электрические схемы для элементов МН2ХА031 и результаты схемотехнического моделирования разработанных усилителей, названных OAmp10J, OAmp11.1, OAmp11.2. Учет при схемотехническом проектировании установленных особенностей входных каскадов и режимов работы активных элементов позволит создать операционный усилитель с требуемым сочетанием основных параметров. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | доклады БГУИР | en_US |
| dc.subject | схемотехника | en_US |
| dc.subject | полевые транзисторы | en_US |
| dc.subject | операционные усилители | en_US |
| dc.subject | матричные кристаллы | en_US |
| dc.title | Проектирование BJT-JFET операционных усилителей на базовом матричном кристалле | en_US |
| dc.title.alternative | Design of BJT-JFET Operational Amplifiers on the Master Slice Arra | en_US |
| dc.type | Article | en_US |
| dc.identifier.DOI | http://dx.doi.org/10.35596/1729-7648-2023-21-6-29-36 | - |
| local.description.annotation | The use of dual-gate field-effect transistors located on the base matrix crystal MH2XA031, controlled by a p–n junction needed to reduce the input current of operational amplifiers is studied. Typical circuits of operational amplifiers, containing: source repeaters connected to the inputs of the operational amplifier on complementary bipolar transistors; input differential stage on p-JFET with a “current mirror” load on n–p–n-transistors; input differential in the form of a “folded cascode” on a p-JFET are analyzed. To minimize the input current, it is recommended to use bootstrapped feedback to keep the drain-to-source voltage of the input JFETs low, independent of the input common-mode voltage, and to connect only the top gate of the dual-gate JFET to the op-amp input. The electrical circuits for MH2XA031 elements and the results of circuit simulation of the developed amplifiers, called OAmp10J, OAmp11.1, OAmp11.2, are presented. Accounting the established features of the input stages and operating modes of active elements in circuit design will allow to create an operational amplifier with the required combination of basic parameters. | en_US |
| Appears in Collections: | Том 21, № 6
|
