| DC Field | Value | Language |
|---|
| dc.contributor.author | Кривальцевич, Е. А. | - |
| dc.contributor.author | Вашкевич, М. И. | - |
| dc.coverage.spatial | Минск | en_US |
| dc.date.accessioned | 2025-01-10T09:07:43Z | - |
| dc.date.available | 2025-01-10T09:07:43Z | - |
| dc.date.issued | 2024 | - |
| dc.identifier.citation | Кривальцевич, Е. А. FPGA реализация нейронной сети прямого распространения для распознавания рукописных чисел / Е. А. Кривальцевич, М. И. Вашкевич // Информационные технологии и системы 2024 (ИТС 2024) = Information Technologies and Systems 2024 (ITS 2024) : материалы международной научной конференции, Минск, 20 ноября 2024 г. / Белорусский государственный университет информатики и радиоэлектроники ; редкол. : Л. Ю. Шилин [и др.]. – Минск, 2024. – С. 85–86. | en_US |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/58653 | - |
| dc.description.abstract | Представлена реализация нейронной сети для распознавания рукописных цифр на базе платформы Zynq-
7000. Выполнен анализ влияния точности представления параметров НС на её производительность, а
также на требуемые для реализации аппаратные ресурсы ПЛИС. | en_US |
| dc.language.iso | ru | en_US |
| dc.publisher | БГУИР | en_US |
| dc.subject | материалы конференций | en_US |
| dc.subject | нейронные сети | en_US |
| dc.subject | распознавание рукописных цифр | en_US |
| dc.subject | логические интегральные схемы | en_US |
| dc.subject | ПЛИС | en_US |
| dc.subject | Field Programmable Gate Array | en_US |
| dc.title | FPGA реализация нейронной сети прямого распространения для распознавания рукописных чисел | en_US |
| dc.type | Article | en_US |
| Appears in Collections: | ИТС 2024
|
