Skip navigation

Browsing by Author Качинский, М. В.

Jump to: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
А Б В Г Д Е Ж З И Й К Л М Н О П Р С Т У Ф Х Ц Ч Ш Щ Ъ Ы Ь Э Ю Я
 
Showing results 1 to 20 of 37  next >
Issue DateTitleAuthor(s)
2007Аналого-цифровые и цифровые устройства : метод. пособие по дисциплине «Аналоговые и аналого-цифровые устройства» для студентов специальности I-40 02 02 «Электрон. вычисл. средства» днев. формы обученияДавыдов, А. Б.; Качинский, М. В.; Клюс, В. Б.
2023Аппаратная реализация модуля преобразования хэш-функции SHA-512 на базе FPGAКачинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2023Аппаратная реализация функции Scrypt на FPGAКачинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2014Арифметические основы электронных вычислительных средств : учебно-метод. пособиеКачинский, М. В.; Клюс, В. Б.; Давыдов, А. Б.
2019Высокопроизводительная реализация алгоритма DES на базе FPGAКачинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2021Высокопроизводительная реализация алгоритма формирования ключа PBKDF2 на базе FPGAКачинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2018Высокопроизводительная реализация криптографической хэш-функции SHA-256 на базе FPGAКачинский, М. В.; Станкевич, А. В.
2012Высокопроизводительные аппаратные реализации процессоров алгоритма шифрования DES на базе ПЛИС с архитектурой FPGAРодионов, М. М.; Вашкевич, М. И.; Петровский, А. А.; Станкевич, А. В.; Петровский, Ал. А.; Качинский, М. В.
2013Интерфейс обмена данными для аппаратных ускорителей выполнения операций шифрования/расшифрования на базе FPGA кластеровКачинский, М. В.; Клюс, В. Б.; Станкевич, А. В.
2020Использование DSP блоков FPGA фирмы XILINX для реализации криптографических алгоритмовКачинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2024Использование динамически изменяющихся ключей для повышения криптостойкости алгоритмов блочного шифрованияКачинский, М. В.; Станкевич, A. B.; Шемаров, А. И.
2004Исследование цифровых устройств с помощью пакета Electronics Workbench: метод. указания к лаб. работе №7 для студ. спец. 40 02 02 “Электронные вычислительные средства” дневной формы обуч.Таранов, Г. В.; Клюс, В. Б.; Качинский, М. В.
2021Классы для работы с паролями в кроссплатформенном фреймворке QtКачинский, М. В.; Станкевич, А. В.; Шемаров, А. И.
2016Конвейерная реализация алгоритма HMAC-SHA1 на базе FPGAКачинский, М. В.; Станкевич, А. В.
2024Конвейерная реализация хэш-функции SHA-512 на базе FPGAКачинский, М. В.; Станкевич, A. B.; Шемаров, А. И.
2014Конвейерный процессор алгоритма хэширования MD5 на базе FPGAГерасимович, В. Ю.; Качинский, М. В.; Станкевич, А. В.
2018Конвейерный процессор хэш-функции SHA-256Качинский, М. В.; Станкевич, А. В.
2005Микропроцессорная техника : учеб. пособие по курсовому проектированию для студентов специальности I-40 02 02 «Электр. вычисл. средства» днев. формы обученияПетровский, А. А.; Качинский, М. В.; Давыдов, А. Б.; Клюс, В. Б.; Таранов, Г. В.
2020Организация и пропускная способность интерфейса PCI-e ускорительной платы Alveo U250 с управляющим компьютеромКачинский, М. В.; Петровский, Н. А.; Станкевич, А. В.
2015Особенности реализации процессоров алгоритма криптографического хэширования sha-1 на базе fpga-кластеровКачинский, М. В.; Листопад, Е. В.; Петровский, А. А.; Станкевич, А. В.