| Title: | Моделирование задержек сигнала в межуровневой структуре межсоединений интегральных микросхем |
| Authors: | Мир, Д. В. |
| Keywords: | материалы конференций;интегральные микросхемы;ANSYS |
| Issue Date: | 2019 |
| Publisher: | БГУИР |
| Citation: | Мир, Д. В. Моделирование задержек сигнала в межуровневой структуре межсоединений интегральных микросхем / Д. В. Мир // Радиотехника и электроника: 55-я юбилейная научная конференция аспирантов, магистрантов и студентов, Минск, 22–26 апреля 2019 г. / Белорусский государственный университет информатики и радиоэлектроники. – Минск, 2019. – С. 214–215. |
| Abstract: | Исходя из результатов представленных исследований, можно говорить о целесообразности
использования ANSYS для быстрого определения величины задержки сигнала в межуровневой
структуре межсоединений интегральных микросхем. |
| URI: | https://libeldoc.bsuir.by/handle/123456789/36268 |
| Appears in Collections: | Радиотехника и электроника : материалы 55-й юбилейной научной конференции аспирантов, магистрантов и студентов (2019)
|
