| DC Field | Value | Language |
|---|
| dc.contributor.author | Пешков, А. Т. | - |
| dc.contributor.author | Вишняков, В. А. | - |
| dc.contributor.author | Сухомлинов, В. Б. | - |
| dc.coverage.spatial | Москва | ru_RU |
| dc.date.accessioned | 2022-12-30T06:57:39Z | - |
| dc.date.available | 2022-12-30T06:57:39Z | - |
| dc.date.issued | 1978 | - |
| dc.identifier.citation | Преобразователь двоично-десятичного кода в двоичный : пат. 590727 СССР : МПК G 06f 5/02 / А. Т. Пешков, В. А. Вишняков, В. Б. Сухомлинов ; заявитель и патентообладатель Минский радиотехнический институт. – № a 1980728/18-24 ; заявл. 12.12.1973 ; опубл. 30.01.78. – 3 с. : ил. | ru_RU |
| dc.identifier.uri | https://libeldoc.bsuir.by/handle/123456789/49636 | - |
| dc.description.abstract | Целью изобретения является повышение быстродействия преобразования. Указанная цель достигается тем, что в преобразователь введены триада и n-ый дешифратор, первый, второй, третий, четвертый и пятый входы которого подключены соответственно к тактовой шине, выходу младшего разряда (n-1) -й тетрады, выходам двух младших разрядов n-й тетрады и к выходу старшего разряда триады; второй, третий, четвертый, пятый, шестой выходы i-ro (i= 2,..., n-1) дешифратора подключены соответ-ственно к выходу младшего разряда (i-2)-й тетрады, к выходам двух младших разрядов (i-1)-й тетрады, к двум старшим разрядам i-й тетрады, а выходы i-го дешифратора подключены к разрядным входам всех, кроме старшей, тетрад; выходы двух младших разрядов триады являются информационными выходами преобразователя. | ru_RU |
| dc.language.iso | ru | ru_RU |
| dc.publisher | Государственный комитет СССР по делам изобретений и открытий | ru_RU |
| dc.subject | патенты | ru_RU |
| dc.subject | преобразователи | ru_RU |
| dc.subject | дешифраторы | ru_RU |
| dc.subject | тетрады | ru_RU |
| dc.title | Преобразователь двоично-десятичного кода в двоичный | ru_RU |
| dc.title.alternative | Пат. 590727 СССР | ru_RU |
| dc.type | Other | ru_RU |
| Appears in Collections: | Изобретения
|
